[发明专利]增层线路板的制作方法有效
申请号: | 200810304553.0 | 申请日: | 2008-09-19 |
公开(公告)号: | CN101677066A | 公开(公告)日: | 2010-03-24 |
发明(设计)人: | 林文强;王家忠;陈振重 | 申请(专利权)人: | 钰桥半导体股份有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H05K3/46 |
代理公司: | 长沙正奇专利事务所有限责任公司 | 代理人: | 何 为 |
地址: | 中国台湾台北*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 线路板 制作方法 | ||
技术领域:
本发明涉及一种增层线路板的制作方法,尤指一种以双介电层支撑的单层图案化线路结构为基础完成一半导体多层封装基板结构的增层线路板的制作方法。
背景技术:
在一般多层封装基板的制作上,其制作方式通常是由一核心基板开始,经过钻孔、电镀金属、塞孔及双面线路制作等方式,完成一双面结构的内层核心板,之后再经由一线路增层制程完成一多层封装基板。如图28所示,其为一有核层封装基板的剖面示意图。首先,准备一核心基板80,其中,该核心基板80由一具预定厚度的芯层801及形成于此芯层801表面的线路层802所构成,且该芯层801中形成有复数个电镀导通孔803,可藉以连接该芯层801表面的线路层802。
接着如图29~图32所示,对该核心基板80实施线路增层制程。首先,是于该核心基板80表面形成一第一介电层81,且该第一介电层81表面并形成有复数个第一开口82,以露出该线路层802;之后,以无电电镀或电镀等方式于该第一介电层81外露的表面形成一晶种层83,并于该晶种层83上形成一图案化阻层84,且其图案化阻层84中并有复数个第二开口85,以露出部份欲形成图案化线路的晶种层83;接着,利用电镀的方式于该第二开口85中形成一第一图案化线路层86及复数个导电盲孔87,并使其第一图案化线路层86得以透过该复数个导电盲孔87与该核心基板80的线路层802做电性导通,然后再进行移除该图案化阻层84与蚀刻,待完成后形成一第一线路增层结构8a。同样地,该法可于该第一线路增层结构8a的最外层表面再运用相同的方式形成具一第二介电层88及一第二图案化线路层89的第二线路增层结构8b,以逐步增层方式形成一多层封装基板。然而,此种制作方法有布线密度低、层数多及流程复杂等缺点。
另外,亦有利用厚铜金属板当核心材料的方法,可于经过蚀刻及塞孔等方式完成一内层核心板后,再经由一线路增层制程以完成一多层封装基板。如图33~图35所示,其为另一有核层封装基板的剖面示意图。首先,准备一核心基板90,该核心基板90是由一具预定厚度的金属层利用蚀刻与树脂塞孔901以及钻孔与电镀通孔902等方式形成的单层铜核心基板90;之后,利用上述线路增层方式,于该核心基板90表面形成一第一介电层91及一第一图案化线路层92,藉此构成一具第一线路增层结构9a。该法亦与上种方法相同,可再利用一次线路增层方式于该第一线路增层结构9a的最外层表面形成一第二介电层93及一第二图案化线路层94,藉此构成一第二线路增层结构9b,以逐步增层方式形成一多层封装基板。然而,此种制作方法不仅具有铜核心基板制作不易的缺点,且因其制作方法与上种方法相同,因此,具有布线密度低及流程复杂等缺点。故,一般无法符合使用者于实际使用时所需。
发明内容:
本发明所要解决的技术问题是:针对上述现有技术的不足,提供一种增层线路板的制作方法,可完成一半导体多层封装基板结构,可有效改善超薄核层基板板弯翘问题及简化传统增层线路板的制作流程。
本发明的次要目的在于,可依实际需求形成单数多层的封装基板,并可有效达到降低成品板厚度及减少制作成本的目的。
为了解决上述技术问题,本发明所采用的技术方案是:一种增层线路板的制作方法,至少包含:
A、选择一包含一第一介电层、一第一金属层及一第二金属层的双面基板;
B、分别于该双面基板的第一、二金属层上各形成一第一、二阻层;
C、在该第一阻层上形成数个第一开口;
D、移除该第一开口下方的第一金属层;
E、移除该第一阻层及该第二阻层,形成一具有单面线路电性连接垫的第一线路层;
F、于该第一线路层及该第一介电层上形成一第二介电层及一第三金属层,形成一电路结构的三层基板;
G、分别于该第二金属层与该第一介电层上形成数个第二开口,显露其下的第一线路层的第一面,以及于该第三金属层与该第二介电层上形成数个第三开口,显露该第一线路层的第二面;
H、分别于数个第二、三开口中及该第二、三金属层上各形成一第四、五金属层;
I、分别于该第四、五金属层上各形成一第三、四阻层;
J、分别在该第三、四阻层上各形成数个第四、五开口;
K、分别移除该第四开口下方的第二金属层与第四金属层,以及移除该第五开口下方的第三金属层与第五金属层;
L、分别移除该第三阻层,使该第二、四金属层形成一第二线路层,以及移除该第四阻层,使该第三、五金属层形成一第三线路层,至此完成一三层具图案化线路及电性连接的三层基板;再选择直接进行步骤M或步骤N:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于钰桥半导体股份有限公司,未经钰桥半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810304553.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造