[发明专利]三维应变NMOS集成器件及其制作方法

权利要求书

1.一种三维应变NMOS集成器件，包括上下两层有源层，其特征在于下层有源层(2)和上层有源层(1)均采用应变Si NMOSFET器件，两层之间通过SiO₂介质层键合。

2.根据权利要求1所述的三维应变NMOS集成器件，其中下层具有Poly-SiGe栅的应变Si NMOSFET器件的衬底采用SSOI结构。

3.根据权利要求1所述的栅三维应变NMOS集成器件，其中上层具有Poly-SiGe栅的应变Si表面沟道NMOSFET器件的衬底采用SGOI结构。

4.一种三维应变NMOS集成器件的制作方法，包括如下步骤：

步骤1.制作下层有源层应变Si NMOSFET器件

1a.在SSOI衬底片上通过氧化、光刻、离子注入、金属化工艺制作出有源区；

1b.在有源区上淀积一层p型的Poly-SiGe，作为栅极，掺杂质浓度＞10²⁰cm^-3，Ge组分为0.05～0.3；

1c.在Poly-SiGe层上通过氧化、光刻、离子注入工艺制作具有Poly-SiGe栅的应变Si NMOSFET器件及相互连线；

1d.在具有Poly-SiGe栅的应变Si NMOSFET器件及相互连线表面淀积SiO₂介质层，完成下层有源层结构；

步骤2.制作SGOI衬底

2a.将p型Si片表面进行氧化，作为上层有源层的基体材料，并在该基体材料上注入氢；

2b.采用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；

2c.将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在350℃～480℃的温度下实现键合；

2d.将键合后的基片温度升高，对上层基体材料多余的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；

2e.在抛光后的上层基体材料表面，先用分子束外延MBE的方法在低温下生长一层Si，再生长一层Ge组分梯度分布的弛豫SiGe，Ge组分底层是0，上层是0.2～0.3，再生长一层Ge组分恒定的弛豫SiGe，Ge的组分是0.2～0.3，形成SGOI绝缘体上应变硅锗衬底；

2f.在SGOI衬底上生长一层应变Si；

步骤3.制作上层有源层应变Si表面沟道NMOSFET器件

3a.在上述衬底上，通过氧化、光刻、离子注入和金属化工艺制作工艺制作应变Si NMOSFET有源区；

3b.在有源区上淀积一层p型的Poly-SiGe，作为栅极，掺杂浓度＞10²⁰cm^-3，Ge组分为0.05～0.3；

3c.在Poly-SiGe层上通过钝化、光刻、金属化工艺制作具有Poly-SiGe栅的应变Si表面沟道NMOSFET器件及相互连线，完成上层有源层结构；

3d.将下层有源层的具有Poly-SiGe栅的应变Si nMOSFET器件与上层有源层的具有Poly-SiGe栅的应变Si表面沟道NMOSFET器件进行连接，构成导电沟道为65～130nm的三维应变NMOS集成电路。

5.根据权利要求4所述的三维NMOS器件的制作方法，其中，步骤3d所述的导电沟道长度根据步骤1a、步骤1c、步骤3a和步骤3c中光刻精度确定，取65～130nm。

6.一种三维应变NMOS集成器件的制作方法，包括如下步骤：

第1步.选取应力＞1Gpa的SSOI衬底片；

第2步.在SSOI衬底片上通过氧化、光刻、离子注入工艺制作出有源区；

第3步.采用UHVCVD方法，在有源区上淀积一层p型的Poly-SiGe，作为栅极，掺杂浓度＞10²⁰em^-3，Ge组分为0.15；

第4步.在Poly-SiGe层上通过光刻Poly-SiGe层-钝化-离子注入-光刻引线孔-多晶硅布线-低温淀积SiO₂介质层，制作导电沟道为65nm的具有Poly-SiGe栅的应变Si nMOSFET器件结构及相互连线；

第5步.在上述的有源层表面淀积SiO₂介质层；

第6步.对经过清洗的p型Si片进行表面氧化，作为上层基体材料；

第7步.采用离子注入工艺，对上层基体材料注入氢；

第8步.利用化学机械抛光工艺，分别对下层有源层和注入氢后的上层有源层基体材料表面进行抛光处理；

第9步.将抛光处理后的下层有源层和上层基体材料表面相对紧贴，置于超高真空环境中在350℃的温度下实现键合，以避免高温对第一有源层器件的影响；

第10步.将键合后的基片温度升高，对上层基体材料的部分进行剥离，使上层基体材料在注入的氢处断裂，并在该断裂表面进行化学机械抛光；

第11步.在抛光后的上层基体材料表面，先用分子束外延MBE的方法，在低温下生长一层Si，在该Si层上用UHVCVD的方法生长一层Ge组分梯度分布的弛豫SiGe，Ge组分底层是0，上层是0.2，再生长一层Ge组分恒定的弛豫SiGe，Ge的组分是0.2，形成SGOI衬底；

第12步.用UHVCVD的方法，在SGOI衬底上生长一层应变Si；

第13步.通过氧化、光刻、离子注入工艺在虚衬底上制作出有源区；

第14步.用UHVCVD方法在有源区上淀积一层p型的Poly-SiGe，作为栅极，掺杂浓度＞10²⁰cm^-3，Ge组分为0.15；

第15步.在Poly-SiGe层上通过光刻Poly-SiGe层-钝化-离子注入-光刻引线孔-多晶硅布线-低温淀积SiO₂介质层，完成上层有源层导电沟道为65nm的具有Poly-SiGe栅的应变Si表面沟道NMOSFET器件；

第16步.将下层有源层的具有Poly-SiGe栅的应变Si表面沟道NMOSFET器件与上层有源层的具有Poly-SiGe栅的应变Si表面沟道NMOSFET器件通过互连线连接，构成导电沟道为65nm的三维应变NMOS集成电路。