[发明专利]介质隔离集成电路硅片及其制备方法

说明书

技术领域：

本发明主要涉及介质隔离硅片及其制备方法，属集成电路技术领域。

背景技术：

在双极性模拟集成电路制造中，一般采用单片式PN结隔离外延片方法来制造。在可靠性要求更高，工作环境条件更为恶劣的场合，使用PN结隔离外延方法制造的电路受到一定限制，而用介质隔离硅片制造模拟集成电路性能要明显优于前者。随着人类向深空探测发展，对电子产品抗辐射和耐高低温的要求越来越高。

SOI技术是国际上公认的“21世纪的硅基集成电路技术”，绝缘层上的硅(SOI)材料是微电子领域一种非常有用的重要硅材料。可以实现集成电路中元器件的介质绝缘隔离。而在双极性模拟集成电路中，一般采用单片式PN结隔离外延片方法来制造。这种工艺存在隔离性能随温度升高而变差，PNP管只能做成横向PNP管，性能没有纵向PNP管好，存在寄生效应和抗辐射能力差的不足，影响了在一些特殊要求场合的应用。

发明内容：

本发明的目的在于避免现有技术的不足之处而提供一种N型/P型介质隔离集成电路硅片。本发明提出了利用贴片技术和氧化、光刻、离子注入、反应离子刻蚀等技术制作介质隔离硅片。本发明的介质隔离模拟集成电路外延片，实现集成电路中元器件的介质绝缘隔离，以克服上述不足，提高集成电路的高温性能和抗辐射能力，并且可克服PN结隔离集成电路中的寄生效应。为提升集成电路可靠性，制造更高性能的集成电路创造了条件。

本发明的另一目的提供一种N型介质隔离集成电路硅片的制备方法。

本发明还有一目的提供一种P型介质隔离集成电路硅片的制备方法。

本发明的目的可以通过采用以下技术方案来实现：一种N型/P型介质隔离集成电路硅片，其主要特点在于有N型/P型衬底硅片(1)，其上设有夹心氧化层(2)，还有N型/P型硅单晶层(6)，在硅单晶层(6)内设有隐埋层(3)；其硅单晶层(6)由二氧化硅(5)、多晶硅(4)和夹心氧化层(2)分隔为互相绝缘的隔离方块。

所述的N型/P型介质隔离集成电路硅片，所述的N型/P型硅单晶层(6)的厚度为5—16μm；所述的方块的电阻N型为6—15Ω/□，P型为8—20Ω/□。□表示单位面积下掺杂结深的体电阻。

所述的N型介质隔离集成电路硅片的制备方法，其主要特点在于制备的步骤为：

(1)N⁺隐埋层制备：在N型0.5—6.0Ωcm单晶硅片抛光面进行砷(N型)高浓度8 x 10¹⁹—10²⁰/cm³离子注入，经高温退火，温度为25—1250℃，N⁺隐埋层方块电阻控制在6—15Ω/□，结深控制在2.0—3.0μm，形成N⁺隐埋层，注入工艺衬底温度为400—700℃，注入能量为100—150kev，剂量为10¹⁵—10¹⁶cm²；

(2)贴片：将另一片没有做隐埋层的P型6—10Ωcm已氧化硅片的抛光面和已经做了N+隐埋层的N型硅片隐埋层抛光面对应贴在一起进行氧化，温度为1180—1280℃，使两个硅片粘接成为一体；

(3)研磨、抛光和刻槽：将步骤(2)中做了N⁺隐埋层一侧的硅片研磨、抛光到需要的厚度10—20μm，再用氧化、光刻和反应离子刻蚀，刻出垂直槽到贴片间氧化层，槽宽为2—5μm；

(4)二氧化硅、多晶硅生长：利用化学气相沉积工艺在硅片的表面和槽内先后生长二氧化硅、多晶硅，温度为550—750℃；

(5)抛光：将硅片表面生长的二氧化硅、多晶硅抛掉，余下单晶层厚度在5—16μm，完成N型介质隔离硅片制作。

所述的N型介质隔离集成电路外延片的制备方法，其制备的步骤(1)还包括有：形成N+隐埋层后，再进行局部硼高浓度2—8×10¹⁹/cm³离子注入，经高温退火，温度为25—1250℃，方块电阻控制在8—20Ω/□，结深控制在2.0—3.0μm；形成P⁺隐埋层，注入工艺衬底温度为400—700℃，注入能量为100—150kev，剂量为10¹⁵—10¹⁶/cm²。