[发明专利]半导体存储装置

说明书

技术领域

本发明涉及半导体存储装置，该半导体存储装置包括存储单元、连接至 该存储单元的位线、将位线的电压逐步升高到电源电压的预充电电路以及在 从存储单元中读数据之前将位线的电压逐步降低到低于电源电压的电压电 平的降压电路。

背景技术

在半导体存储装置的领域中，存在用于改进数据读取速度的常规技术， 该常规技术通过在读数据之前将预充电以电源电压的位线逐步降低到低于 电源电压的电压电平，使得位线中的电源电压电平能够更快变为地电平。位 线中从电源电压电平至地电平的改变由随后栅极处的PMOS晶体管进行检 测。然而，当位线中降低电平低于用来检测的晶体管的工作区域时，直通电 流以及数据读误差就会发生。在将读出放大器或PMOS交叉驱动器连接到位 线的情况下，也会发生类似的数据读误差。因此，需要将位线的降低电平保 持在PMOS晶体管的阈值电压附近。

在位线被预充电以电源电压的SRAM电路中，一旦字线被激活，在读 或写正在被执行的非选择的列中，位线的电源电压电平的电荷就流动到 SRAM的“L”数据被保留的节点中。此时太多电荷的流入导致数据写误差 的产生。称作静态噪声裕量的指示表明防止数据写误差的水平。由于半导体 被日益小型化，因此近年来静态噪声裕量已被降低，而发生数据写误差的可 能性更大。为了跟随最近的趋势，有这样一种技术，该技术中，当字线被激 活时，位线的电源电压电平的电势被逐步降低，从而降低流入“L”数据被 存储的存储单元的节点中的电流。当此时位线中电压降低电平不足时，就会 由于以上所述的原因而发生数据写误差。当位线中电压降低电平过大时，数 据写误差就会由流进SRAM的“H”数据被保留的节点中的位线“L”电平的 电荷产生。因此，需要将位线的电压逐步降低到能够保证静态噪声裕量的电 压电平。

以下参考图7A和图7B来描述在常规半导体存储装置中用于逐步降低 位线电压的技术。图7A是示出常规半导体存储装置的构成的电路图，图7B 是示出该半导体存储装置的操作的时序图。在图7A中，11表示SRAM存 储单元，12表示预充电电路，13表示补偿电路，14表示读电路，15表示降 压电路，BL和是互补的位线，WL表示字线，PC表示预充电控制信号， DEC表示降压/补偿控制信号，QP31、QP32和QP33表示构成预充电电路 12的PMOS晶体管，QP34表示构成补偿电路13的PMOS晶体管，QN31 和QN32表示构成降压电路15的NOMS晶体管，Inv0表示反相器。

为了在字线WL激活之前逐步降低位线BL和的电压，额外提供包括 降压晶体管QN31和QN32的降压电路15。降压晶体管QN31和QN32的源 极被连接至地，降压晶体管QN31和QN32的漏极直接被连接至位线BL和 并且降压晶体管QN31和QN32的栅极通过反相器Inv0被连接至补偿 晶体管QP34的栅极。降压晶体管QN31和QN32的栅极由降压/补偿控制信 号DEC来驱动。

如图7B所示，在字线WL激活之前，预充电控制信号PC无效，并在 时序t31转变为“H(高)”电平，预充电晶体管QP31和QP32以及补偿晶 体管QP33截止，这使得位线BL和处于浮动状态。

在时序t32，降压/补偿控制信号DEC被确定并转变为“H”电平，降压 电路15中的降压晶体管QN31和QN32导通。另外，补偿电路13中的补偿 晶体管QP34导通，然后位线BL和的电荷被放电，并且位线BL和的 电势被逐步降低到预定的电压电平。预定的电压电平的可能例子是 VDD-Vth。VDD是用于预充电的电源电压，Vth是MOS晶体管的阈值电压。

当降压/补偿控制信号DEC无效，并在时序t33转变为“L(低)”电 平时，降压晶体管QN31和QN32截止，并且补偿晶体管QP34截止。结果， 位线BL和的降压和补偿操作被停止。