[发明专利]一种硅控整流器及其制造方法

说明书

技术领域

本发明涉及半导体器件，特别涉及一种硅控整流器及其制造方法。

背景技术

随着半导体工艺制程的日益先进，在IC设计中，静电放电(ESD)的防护受到越来越多设计者的关注。组成ESD防护电路的元器件包括电阻(Resistor)，二极管(Diode)，三极管(Bipolar)，栅极接地金氧半场效应晶体管(GGMOSFET)，栅极耦合金氧半场效应晶体管(GCMOSFET)，硅控整流器(SCR)等等。

在众多的ESD防护器件中，硅控整流器(SCR)由于其较低的维持电压(holding voltage)，使得在相同的面积下，具有最好的ESD防护能力。但是SCR结构作为ESD防护器件时，具有较高的触发电压值(Vt1)，使得整个电路的ESD防护效果并不如预期的理想。为了降低SCR结构过高的触发电压值(trigger voltage)，设计者研发出了多种经改善的SCR结构，例如低触发电压的硅控整流器(LVTSCR：low voltage triggering SCR)，改善的横向硅控整流器(MLSCR：modified lateral SCR)等等。但是这些改进的SCR结构，对于降低其触发电压是有一定限制的，而且其触发电压值较难控制，从而增加了设计者的设计难度。

发明内容

鉴于上述，希望提出一种硅控整流器及该硅控整流器的制造方法，可以在节约成本的同时尽可能的降低触发电压，最好是控制触发电压值。

因此，本发明提出了一种硅控整流器，包括

半导体衬底，

该半导体衬底上方的N阱和P阱；

形成于N阱中的第一P+掺杂区和第一N+掺杂区；

形成于P阱中的第二P+掺杂区和第二N+掺杂区；

形成于上述N阱与P阱相接合的位置的第三P+掺杂区或第三N+掺杂区；以及

该第三P+掺杂区或第三N+掺杂区下方的N阱或P阱中的第四N-掺杂区或第四P-掺杂区。

作为优选，上述第四N-掺杂区或第四P-掺杂区通过植入的方式形成，其植入的能量和剂量根据所需的触发电压值决定。

作为优选，上述各P+掺杂区和N+掺杂区之间具有隔离结构，第三P+掺杂区或第三N+掺杂区与其相邻的掺杂区之间具有隔离结构。

本发明还提出了一种形成所述的硅控整流器的方法，包括

提供半导体衬底，

在上述半导体衬底上方形成多个阱区，该多个阱区包括N阱和P阱；

在上述多个阱区中进行浅槽隔离结构；

在上述多个阱区中的至少一个中形成由浅槽隔离结构分隔的至少一个第一P+掺杂区和至少一个第一N+掺杂区，以及在上述多个阱区中的至少一个中形成由浅槽隔离结构分隔的至少一个第二P+掺杂区和至少一个第二N+掺杂区；

在上述N阱与P阱相接合的位置形成第三P+掺杂区或第三N+掺杂区，该第三P+掺杂区或该第三N+掺杂区与相邻的掺杂区之间由浅槽隔离结构隔离；以及

在该第三P+掺杂区或第三N+掺杂区下方的N阱或P阱中形成第四N-掺杂区或第四P-掺杂区。

本发明的有益效果在于本发明的硅控整流器可以大大降低SCR结构的触发电压值，进而提高其ESD的整体防护能力；可以根据设计者的不同需求调节新的SCR结构的触发电压值，在不同的电路设计中，使其发挥最优的ESD防护能力；在相同的ESD防护需求下，能更节省面积，进而降低设计成本。并且，使用本发明提出的方法，仅增加了一道工序，但却使得所得到的器件的ESD防护能力大大提高。

下面结合附图，对本发明的具体实施方式作进一步的详细说明。对于所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述和其他目的、特征和优点将显而易见。

附图说明

图1是现有技术中的LSCR结构剖面图。

图2是现有技术中的MLSCR结构剖面图。

图3是相同面积下LSCR结构和MLSCR结构的骤回特性曲线。

图4是本发明一较佳实施例的SCR结构剖面图。

图5是相同面积下本发明的SCR结构、LSCR结构和MLSCR结构的骤回特性曲线。

图6是本发明另一较佳实施例的SCR结构剖面图。

具体实施方式

下面结合附图和具体实施例对本发明所述的一种硅控整流器作进一步的详细说明。