[发明专利]具有精细隐埋绝缘层的SOI衬底

说明书

技术领域

本发明涉及通过对两片由选自半导体材料的材料制成的衬底进行直接晶片键合从而制造衬底的方法，由此获得的最终结构特别用于电子、光学、光伏或光电子学领域的用途。

更确切地说，该最终结构是一种绝缘体上半导体(SeOI)，更具体而言是一种SOI(绝缘体上硅)衬底，其特征在于具有特别薄(小于50nm)的隐埋绝缘体。在所述薄绝缘体应当是氧化物的情况下，所述衬底是所谓的UTBOX(超薄隐埋氧化物)型。该最终结构如下获得，即，将所谓的“供体”衬底直接晶片键合到所谓的“受体”衬底，然后将所述供体衬底减薄以将一般为薄层的材料从所述供体衬底转移至所述受体衬底。

背景技术

直接晶片键合是在不使用粘合剂(糊料、胶等)的情况下使具有完美平整表面的两片衬底得以直接相互粘合在一起的技术。该类型的键合是在SOI和SeOI结构的制造中常用的技术步骤。

有三种通过直接键合制造SeOI或SOI结构的基本方法：SMARTCUT^TM、BSOI(和BESOI)以及。对各方法中涉及的步骤的描述可参见文献“Silicon wafer bonding technology for VLSI and MEMSapplications”(S.S.Lyer和A.J.Auberton-Hervé，IEE(2002))。

根据这些不同方法通过直接晶片键合获得的SOI衬底包括隐埋绝缘层。因此，为了在一片或多片的原始硅衬底上形成二氧化硅(SiO₂)绝缘层，可进行热处理以实现在所述衬底表面的硅的湿式或干式热氧化。作为另外一种选择，也可以使用常规沉积技术，诸如CVD(化学气相沉积)、LPCVD(低压化学气相沉积)和PCVD(等离子体化学气相沉积)。

所述热氧化层或沉积氧化层的厚度取决于所需的最终结构而变化，换言之，取决于所需的隐埋绝缘层的厚度。为了制造UTBOX衬底，所述隐埋绝缘层具有50nm以下，优选为5nm～25nm的厚度。

然而，UTBOX衬底的绝缘层之薄使得难以进行分子键合并且间接影响所述最终结构的品质。根据常见制造方法，如随后的低水平热处理所揭示的，以所谓的厚隐埋绝缘体(通常具有超过100nm的厚度)为特征的SOI衬底与具有非常薄的隐埋绝缘体的衬底相比在统计学上表现出少得多的键合缺陷。

实际上，为UTBOX结构时，在键合界面存在的物种，诸如水、氢、烃类或在植入步骤产生的物种，将不能在所述薄氧化层中找到足够的俘获位置并沿它们结合的键合界面扩散，由此产生大量结构缺陷。

在使用Smart Cut^TM技术的薄层转移的情况下，由于隐埋绝缘体极薄而在最终结构中剧增的主要缺陷被称之为“砂眼(blister)”或“非转移区”。如图1所示，它们导致有源层10中出现不同大小的孔洞，但它们通常也是由这些衬底所制造的器件的“致命(killer)”缺陷。

非转移区200，已知缩写为“NTZ”或者称之为“空隙”，是有源层10和隐埋绝缘层3中的尺寸通常为0.1μm～3mm的孔洞。NTZ200对应于由供体衬底1(也称之为第一衬底)获得的有源层10中的区域，其并未转移到所述受体衬底2(也称之为第二衬底)。当这些NTZ位于最终结构的外围时，更准确而言，在离衬底边缘的距离通常为1mm～5mm时，它们被称之为边缘空隙300。

边缘空隙300是在薄转移层100中的直径通常为50μm～3mm的孔洞。

砂眼400对应于转移膜的一块区域，所述转移膜是在来自积聚于键合界面的气泡的压力下从所述受体衬底2上移除的转移膜。由于局部抬高的膜是非常易碎的，砂眼400总是导致在最终结构中产生直径通常为0.5mm～3mm的孔洞。

在晶片中心或者边缘的所有孔洞，无论尺寸上是微观的或者宏观的，都是致命缺陷，这是因为在用于形成电子元件的有源层缺失时，在该位置不能形成元件。因此NTZ200、边缘空隙300和砂眼400是品质下降和产量降低的同义词。

为了减少与键合步骤相关的缺陷并加固所述键合界面，所述衬底可在接触之前进行等离子体活化。键合表面的“等离子体活化”定义为将该表面暴露于等离子体(具体地说，该活化可以发生于真空之中或者大气压下)。

更准确而言，在已知活化技术中，在暴露步骤将待活化的部分的表面暴露于等离子体，在所述暴露步骤中，对暴露参数进行控制，从而使每个参数被设定在指定值，该指定值在整个等离子体活化过程中保持固定。

基本“暴露参数”是：