[发明专利]具有精细隐埋绝缘层的SOI衬底

权利要求书

1.一种制造具有精细隐埋的厚度为2nm～25nm的绝缘层的半导体结构(6)或(6’)或(6”)的方法，其包括以下步骤：

在第一衬底(1)的表面(3’)和/或第二衬底(2)的表面(4’)上形成绝缘层(3)和(4)中的至少一层，所述表面(3’)和(4’)上没有绝缘体或者具有所述衬底暴露于环境之中时所形成的本征氧化层；

将所述第一衬底(1)和第二衬底(2)组装在一起；

将所述第一衬底(1)减薄以获得所述半导体结构，

其特征在于所述绝缘层形成步骤是基于氧化性气体和/或氮化性气体的等离子体活化。

2.如权利要求1所述的方法，其特征在于所述氧化性气体为选自氧气、水和低氧化氮中的一种或多种气体。

3.如权利要求1和2中任一项所述的方法，其特征在于所述氮化性气体为选自氮气、二氧化氮、一氧化氮、氨气和硝酸中的一种或多种气体。

4.如权利要求1所述的方法，其特征在于所述第一衬底(1)和第二衬底(2)由硅制成，所述绝缘层(3)和/或(4)是二氧化硅(SiO₂)层、氮化硅(Si₃N₄)层或氮氧化硅(Si_xO_yN_z)层。

5.如权利要求1所述的方法，其特征在于所述半导体结构(6)或(6’)或(6”)的绝缘层(3)和/或(4)对应于交替的氧化层和氮化层。

6.如权利要求1所述的方法，其特征在于所述氧化性气体和/或氮化性气体的功率为10W～4000W。

7.如权利要求1所述的方法，其特征在于所述氧化性气体和/或氮化性气体的气压为5mT～200mT。

8.如权利要求1所述的方法，其特征在于所述氧化性气体和/或氮化性气体的输出量为10sccm～1000sccm。

9.如权利要求1所述的方法，其特征在于所述等离子体活化的暴露时间为1秒～300秒。

10.如权利要求1所述的方法，其特征在于对一片或者两片衬底依次进行至少两次等离子体活化。

11.如权利要求1所述的方法，其特征在于所述等离子体活化在低于200℃的温度下进行。

12.如权利要求1所述的方法，其特征在于所述等离子体活化在室温下进行。

13.如权利要求1所述的方法，其特征在于所述第一衬底(1)和/或第二衬底(2)选自晶体取向硅(1，0，0)、(1，1，0)或(1，1，1)。

14.如权利要求1所述的方法，其特征在于在所述两片衬底(1)和(2)的组装之前，在所述第一衬底(1)内形成弱化区(5)；该弱化区(5)界定了所述衬底的部分(100)的薄有源层(10)，第一衬底(1)的减薄是通过沿所述弱化区(5)剥离所述部分(100)而实现的。

15.如权利要求1所述的方法，其特征在于在组装前，对包含绝缘层(3)和/或(4)的两片衬底(1)和(2)中的至少一片进行热处理以提高所述绝缘层(3)和/或(4)的电学和/或物理性能。

16.如权利要求14所述的方法，其特征在于，在所述薄有源层(10)剥离后，将所述部分(100)用作第一衬底(1)以用于至少两次的另外的层转移。