[发明专利]具有多非易失性存储器的存储系统及其控制器与存取方法

说明书

技术领域

本发明有关于一种存储系统及其控制器与方法，且特别是有关于一种具有多个非易失性存储器芯片的存储系统及其控制器与方法，其在较少使能信号管脚的设计下执行多个非易失性存储器芯片的多信道存取与单一非易失性存储器芯片的单信道存取。 

背景技术

数字相机、手机相机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于快闪存储器(Flash Memory)具有数据非易失性、省电、体积小与无机械结构等的特性，适合可携式应用，最适合使用于这类可携式由电池供电的产品上。存储卡就是一种以快闪存储器作为存储媒体的存储装置。由于存储卡体积小容量大且携带方便，所以已广泛用于个人重要数据的存储。因此，近年快闪存储器产业成为电子产业中相当热门的一环。 

为了增加数据存取的容量，一般存储系统中的非易失性存储器模块(例如，快闪存储器模块)会采用将多个存储器芯片堆叠封装成一个存储器模块，此种存储器模块利用多个存储器芯片交错地(interleave)被存取，使得它在相同时间内的数据存取容量比以往只具有一个存储器芯片所封装成的存储器还要大。 

图1是根据习知技术绘示快闪存储器存储系统的概要方块图。快闪存储器存储系统100的控制器102可分别地通过第一芯片使能(Chip Enable)管脚CE0、第二芯片使能管脚CE1、第三芯片使能管脚CE2与第四芯片使能管脚CE3来使能第一快闪存储器芯片104、第二快闪存储器芯片106、第三快闪存储器芯片108与第四快闪存储器芯片110。此外，控制总线112会连接在控制器102、第一快闪存储器芯片104、第二快闪存储器芯片106、第三快闪存储器芯片108与第四快闪存储器芯片110之间以传送指令。另外，第一I/O总线114会连接在控制器102、第一快闪存储器芯片104与第三快闪存储器 芯片108之间以传送数据，且第二I/O总线116会连接在控制器102、第二快闪存储器芯片106与第四快闪存储器芯片110之间传送数据。 

在快闪存储器存储系统100中，例如当控制器102要对第一快闪存储器芯片104进行写入数据时，控制器102需先通过第一芯片使能管脚CE0使能第一快闪存储器芯片104并且经由控制总线112对第一快闪存储器芯片104下达写入指令，之后第一I/O总线114会传送所写入的数据。而在当控制器102要对第一快闪存储器芯片104与第二快闪存储器芯片106同时进行写入时，控制器102会通过第一芯片使能管脚CE0使能第一快闪存储器芯片104且通过第二芯片使能管脚CE1使能第二快闪存储器芯片106，然后经由控制总线112对第一快闪存储器芯片104与第二快闪存储器芯片106下达写入指令，以及同时通过第一I/O总线114与第二I/O总线116传送所写入的数据。 

基于上述的配置，习知的非易失性存储器存储系统是使用多个芯片使能管脚来分别地使能多个非易失性存储器芯片以进行特定非易失性存储器芯片的单信道存取，同时亦可在分别使能非易失性存储器芯片后通过多个I/O总线来进行多重非易失性存储器芯片的多信道存取。 

虽然习知方法可达到对非易失性存储器芯片进行单信道存取与多信道存取，但由于此方法需要多个芯片使能管脚来分别使能多个非易失性存储器芯片，因此会增加非易失性存储器存储系统的体积。对于讲求轻薄短小的可携式存储卡来说是相当不利的。此外，使用多个芯片使能管脚亦会增加非易失性存储器存储系统的成本。 

发明内容

有鉴于此，本发明提供一种非易失性存储器存储系统，其在减少芯片使能管脚的数目下可对多个非易失性存储器芯片执行多信道存取且亦可对单一非易失性存储器芯片执行单信道存取。 

本发明提供一种控制器，其所执行的存取程序能够使非易失性存储器存储系统在减少芯片使能管脚的数目下可对多个非易失性存储器芯片执行多信道存取且亦可对单一非易失性存储器芯片执行单信道存取。 

本发明提供一种存取方法，其能够使非易失性存储器存储系统在减少芯片使能管脚的数目下可对多个非易失性存储器芯片执行多信道存取且亦可对单一非易失性存储器芯片执行单信道存取。