[发明专利]半导体器件及其制造方法

说明书

相关申请

本申请要求2008年2月21日提交的韩国专利申请10-2008-0015952的优先权，其全部内容通过引用并入本文。

技术领域

本发明通常涉及一种半导体器件及其制造方法，并且更具体涉及一种半导体器件的栅极图案及其制造方法。

背景技术

通常，在半导体器件的快闪存储器件中，通过图案化用于浮置栅极的导电层、介电层、用于控制栅极的导电层和栅电极层来形成栅极图案。

图1是一种半导体器件的截面图，用于说明根据传统技术用于制造半导体器件的方法。

参考图1，在半导体衬底10上形成隧道绝缘层11、用于浮置栅极的导电层12、介电层13、用于控制栅极的导电层14、栅电极层15和硬掩模层16。然后，图案化硬掩模层16，并且实施利用所述图案化硬掩模层的蚀刻工艺，以图案化栅电极层15。

通常，在厚度为50nm或更小的半导体器件中，如果硅化钨(WSi_x)层用作栅电极层，由于硅化钨层的大电阻率导致字线的电阻(Rs)增加，因此器件的编程速度和读取比(read ratio)变低。为解决上述问题，应该增加硅化钨层的厚度。然而，在形成硅化钨层中，难以图案化字线，并且在使字线彼此电隔离的隔离层中可产生空隙。因此，已经研究了其中通过使用比硅化钨层电阻率更低的钨层来形成栅电极层的方法。

然而，钨层易于通过热工艺氧化，并且易于被腐蚀然后在清洗工艺中被清洗液所溶解，这样钨层对后续工艺上施加了许多限制。

发明内容

本文公开了一种制造半导体器件的方法，其中在形成栅极图案的工艺中图案化栅电极层之后，栅电极层的暴露表面(即，栅电极层的侧壁)被保护层包围，使得可防止栅电极层在后续热工艺、清洗工艺和蚀刻工艺中氧化。

本发明中还公开了一种半导体器件，其中栅电极层的暴露表面(即，栅电极层的侧壁)被保护层包围，以防止栅电极层在后续工艺期间氧化。

所述器件的一个实施方案包括：在半导体衬底上形成的隧道绝缘层、用于浮置栅极的导电层、介电层、用于控制栅极的导电层和栅电极层；和在栅电极层的侧壁上形成的保护层。

保护层优选为氮化物层。保护层也可包括氧化物层。氮化物层优选具有20～100的厚度，氧化物层优选具有20～150的厚度。栅电极层优选由钨(W)形成。

根据本发明一个实施方案的用于制造半导体器件的方法包括以下步骤：在半导体衬底上形成隧道绝缘层、第一导电层、介电层、第二导电层和栅电极层；图案化栅电极层以暴露第二导电层；在栅电极层的侧壁上形成保护层；和蚀刻暴露的第二导电层、介电层和第一导电层以形成栅极图案。

保护层优选由包括氮化物层和氧化物层的双层形成。氮化物层优选具有20～100的厚度，氧化物层优选具有20～150的厚度。

所述方法还可进一步包括在形成栅电极层之后，形成硬掩模图案。

第一导电层和第二导电层优选由多晶硅层形成，并且介电层优选具有由第一氧化物层、氮化物层和第二氧化物层组成的ONO结构。

栅电极层优选由钨(W)形成。

所公开的方法的另一个实施方案包括：在半导体衬底上形成隧道绝缘层、第一导电层、介电层、第二导电层、栅电极层和硬掩模图案；使用硬掩模图案实施蚀刻工艺以图案化栅电极层；在图案化的栅电极层侧壁上形成足够防止栅电极层的氧化和氢离子进入栅电极层的第一保护层；在第一保护层的表面上形成第二保护层，以防止在蚀刻介电层的工艺期间对第一保护层的蚀刻损伤；和蚀刻暴露的第二导电层、介电层和第一导电层以形成栅极图案。

第一保护层优选由氮化物层形成，第二保护层优选由氧化物层形成。第一保护层优选具有20～100的厚度，第二保护层优选具有20～150的厚度。

根据结合附图的以下详述以及所附的权利要求，本发明的其它特征对本领域技术人员而言将变得显而易见。

附图说明

通过参考结合附图的以下详述，本发明的上述及其他特征和优点将变得显而易见，其中：

图1是一种半导体器件的截面图，用于说明根据传统技术用于制造半导体器件的方法；

图2、3、4和6是半导体器件的截面图，用于说明根据本发明的一个实施方案制造半导体器件的方法；

图5A是显示钨层相对于氮化物层厚度的氧化程度的图；和

图5B是显示钨层相对于氮化物层厚度的渗入程度的图。