[发明专利]有源元件阵列基板及其制造方法

权利要求书

1.一种有源元件阵列基板的制造方法，包括：

提供一基板；

形成一图案化第一金属层于该基板上，该图案化第一金属层包含多条栅极导线、以及与所述多条栅极导线相连接的多个栅极及多个栅极连接焊盘；

形成一第一绝缘层于该基板与该图案化第一金属层上；

形成一图案化半导体层于部分该第一绝缘层上；

形成一图案化金属复层于该第一绝缘层与该图案化半导体层上，该图案化金属复层包含多条数据导线、多个漏极、多个存储电极以及与所述多条数据导线连接的多个源极与多个数据连接焊盘，其中所述多个源极与所述多个漏极位于所述多个栅极上方，且各所述漏极与各所述存储电极分别具一漏极开口与一存储电极开口，其中所述多个漏极开口与所述多个存储电极开口均暴露出部分该图案化半导体层；

形成一全面覆盖的第二绝缘层；

图案化该第二绝缘层与该第一绝缘层，以暴露所述多个漏极开口的一部分、所述多个存储电极开口的一部分、所述多条数据导线的一部分、所述多个数据连接焊盘的一部分、所述多条栅极导线的一部分、以及所述多个栅极连接焊盘的一部分；

进行一蚀刻工艺，以选择性移除所述多个经暴露的部分该图案化金属复层；以及

形成一图案化导电层，该图案化导电层包含分别电性连结于所述多个漏极的多个像素电极。

2.如权利要求1所述的方法，其中该图案化半导体层形成于对应于所述多个栅极上方的该第一绝缘层上、对应于所述多个漏极下方的部分该第一绝缘层上、以及对应于所述多个存储电极下方的部分该第一绝缘层上。

3.如权利要求1所述的方法，其中所述多条数据导线与所述多个数据连接焊盘形成于该第一绝缘层上，且所述多条数据导线与所述多条栅极导线相交。

4.如权利要求1所述的方法，其中形成该图案化半导体层与形成该图案化金属复层的步骤包括：

于该第一绝缘层上形成一半导体层；

图案化该半导体层以形成该图案化半导体层；

于该第一绝缘层与该图案化半导体层上形成一金属复层；以及

图案化该金属复层以形成该图案化金属复层。

5.如权利要求1所述的方法，其中形成该图案化半导体层与形成该图案化金属复层的步骤包括：

于该第一绝缘层上依序形成一半导体层与一金属复层；以及

使用半调型光掩模工艺、灰调型光掩模工艺或减弱式相转移光掩模工艺将该半导体层与该金属复层图案化，以同时形成该图案化半导体层与该图案化金属复层。

6.如权利要求1所述的方法，其中各该存储电极分别连接于各该像素电极。

7.如权利要求1所述的方法，其中该图案化金属复层由上而下包含一第二金属层及一第三金属层。

8.如权利要求7所述的方法，其中该第二金属层为一铝层，该第三金属层为一钛层、一钼层或其合金层。

9.如权利要求7所述的方法，其中该蚀刻工艺使用湿式或干式蚀刻移除所述多个经暴露的部分该第二金属层而形成底切结构。

10.如权利要求1所述的方法，其中该图案化第一金属层由一上金属层及一下金属层所构成。

11.如权利要求10所述的方法，其中该上金属层为一铝层，该下金属层为一钛层、一钼层或其合金层。

12.如权利要求10所述的方法，其中该蚀刻工艺使用湿式或干式蚀刻移除所述多个经暴露的部分该上金属层而形成底切结构。

13.如权利要求1所述的方法，其中所述多个存储电极的位置与所述多条栅极导线的位置由上而下观之为部分重叠。

14.如权利要求1所述的方法，其中该图案化第一金属层还包含多条共享导线、以及与所述多条共享导线相连接的多个共享连接焊盘，且所述多个存储电极的位置与所述多条共享导线的位置由上而下观之为部分重叠。

15.如权利要求1所述的方法，其中该蚀刻工艺使用湿式或干式蚀刻移除所述多个经暴露的部分该第一绝缘层而形成底切结构。