[发明专利]半导体集成电路装置

说明书

技术领域

本发明涉及提供给晶体管的电源电压及基板电压的控制，还涉及多个 电源电压的协同控制。

背景技术

近几年，在半导体集成电路装置中，面向进一步的低耗电化、高速化， 正在实施电源电压与基板电压的控制。但是，在实施电源控制、基板控制 时，若与各自的电压无关地进行控制，则可能会发生锁死(latch up)或产 生因超过晶体管耐压而导致的耐压劣化。因此，以往采取一种在电源转变 时不实施基板控制，并在电源转变后实施基板控制的方式(参照专利文献 1)。

【专利文献1】日本特开2000-138348号公报

存在有如下课题：要在电源控制后对电源锁对应的希望的基板电压进 行控制之际，若移行到所希望的基板电压为止的移行时间变长，则对系统 的模式转移时间造成影响。再有，若想与各电压无关地实施电源控制、基 板控制，则存在会发生锁死或产生因超过晶体管耐压而导致的耐压劣化的 课题。

发明内容

鉴于上述问题，本发明的目的在于，在半导体集成电路装置中，在使 电源电压转变时，缩短移行到所希望的基板电压所需的移行时间。再有， 其目的在于，在进行电源控制及基板控制时，抑制锁死的产生或耐压劣化。

本发明的半导体集成电路装置具备：对向由晶体管构成的电路提供的 电源电压进行控制的电源控制电路；控制晶体管的基板电压的基板控制电 路；和特殊基板控制电路，其控制晶体管的基板电压，并且在基板控制电 路使基板电压转变的期间的一部分或全部期间进行工作。而且，特征还在 于：在电源电压的转变过程中由特殊基板控制电路积极地实施基板控制， 提早往所希望的基板电压控制，从而缩短移行到所希望的基板电压所需的 时间。

再有，为了抑制锁死、耐压劣化，由特殊基板控制电路实施电源电压 与基板电压之间的电位差条件所对应的电压供给、电流供给。

根据本发明，在电源电压的转变过程中，可以加速向对应的所希望的 基板电压的移行动作，且可以抑制此时担心会发生的锁死、可靠性劣化。

附图说明

图1是表示本发明第一实施方式涉及的半导体集成电路装置的构成的 框图。

图2是表示图1的特殊基板控制电路中的N沟道型晶体管侧的详细构 成例的电路图。

图3是表示图1的特殊基板控制电路中的P沟道型晶体管侧的详细构 成例的电路图。

图4是表示本发明第二实施方式涉及的半导体集成电路装置的构成的 框图。

图5是表示图4中的信息存储装置所存储的锁死抑制条件表的例子的 图。

图6是表示图4的半导体集成电路装置中的锁死产生的抑制次序例子 的时间图。

图7是表示图4的半导体集成电路装置中的测试用电路的例子的图。

图8是用于说明图7的测试用电路中的寄生双极结构的电路图。

图9是表示图4中的信息存储装置所存储的耐压劣化抑制条件表的例 子的图。

图10是表示图4的半导体集成电路装置的P沟道型晶体管侧的耐压 劣化的抑制次序例子的时序图。

图11是表示图4的半导体集成电路装置的N沟道型晶体管侧的耐压 劣化的抑制次序例子的时序图。

图12是表示本发明第三实施方式涉及的半导体集成电路装置的构成 的框图。

图13是表示图12中电位差控制电路的详细构成例的电路图。

图14是表示图12的半导体集成电路装置中的多个电源电压间的电位 差控制次序例子的时序图。

图15是表示图12的半导体集成电路装置中接受多个电源电压的电路 块的例子的电路图。

图16是表示包括本发明涉及的半导体集成电路装置的通信装置的立 体图。

图17是表示包括本发明涉及的半导体集成电路装置的信息再生装置 的立体图。

图18是表示包括本发明涉及的半导体集成电路装置的图像显示装置 的立体图。

图19是表示包括本发明涉及的半导体集成电路装置的电子装置的立 体图。

图20是表示包括本发明涉及的半导体集成电路装置的电子控制装置 及具有该电子控制装置的移动体的立体图。