[发明专利]电熔丝的制造方法和半导体结构

说明书

技术领域

本发明一般涉及电熔丝(efuse)，更具体地，涉及用作电熔丝的扩散阻挡层。

背景技术/

在常规的半导体集成电路(芯片)中，存在能够被编程以便于确定芯片的操作模式的电熔丝。因此，需要一种比现有技术的电熔丝更好的电熔丝结构(以及其形成方法)。

发明内容

本发明提供一种电熔丝的制造方法，包括以下步骤：在衬底中形成第一电极；在所述第一电极之上形成电介质层；在所述电介质层中形成开口，以便通过所述开口将所述第一电极暴露于周围环境；在所述开口的侧壁和底壁上形成熔丝元件，以便所述第一电极和所述熔丝元件电耦合在一起；以及用电介质材料填充所述开口。

本发明提供比现有技术的电熔丝更好的电熔丝结构。

附图说明

图1A-1M示出用于示例根据本发明实施例的用于形成半导体结构的制造工艺的截面视图。

图2A-2C示出用于示例根据本发明实施例的用于形成另一半导体结构的制造工艺的截面视图。

图3A-3H示出用于示例根据本发明实施例的用于形成可供选择的半导体结构的制造工艺的截面视图。

具体实施方式

图1A-1M示出用于示例根据本发明实施例的用于形成半导体结构100的制造工艺的截面视图。更具体地，参考图1A，用于形成半导体结构100的制造工艺从前段制程层(未示出)之上的电介质层110开始。前段制程(FEOL)层包含例如晶体管、电阻器、电容器等的半导体器件(未示出)。电介质层110包括FEOL层之上的例如SiCOH或SiLK的电介质材料。可以将电介质层110称为后段制程层(未示出)的层间电介质层110。电介质层110和前段制程层都可以包括氧化物、金刚石、玻璃、陶瓷、石英或聚合物。

接着，参考图1B，在一个实施例中，在电介质层110中形成沟槽111a和111b。可以通过平版印刷和蚀刻工艺形成沟槽111a和111b。沟槽111a稍后用于形成M1金属线路(未示出)，而沟槽111b稍后用于形成电熔丝结构的第一电极(未示出)。

接着，参考图1C，在一个实施例中，在电介质层110之上(包括在沟槽111a和111b的底壁和侧壁上)形成扩散阻挡层112。扩散阻挡层112包括例如Ta、Ti、Ru、RuTa、TaN、TiN、RuN、RuTaN、贵金属或贵金属的氮化物材料的扩散阻挡材料。可以通过CVD(化学气相淀积)、PVD(物理气相淀积)或ALD(原子层淀积)形成扩散阻挡层112。

接着，在一个实施例中，在扩散阻挡层112之上形成导电层114，导致沟槽111a和111b被填充。导电层114包括例如Cu或Al的导电材料。可以通过电镀工艺形成导电层114。

接着，在一个实施例中，去除导电层114的在沟槽111a和111b之外的部分。更为具体地，可以通过在导电层114的顶面114’上进行CMP(化学机械抛光)工艺来去除导电层114的这些部分，直到电介质层110的顶面110’暴露于周围环境，产生图1C’的半导体结构100。可以分别将沟槽111a和111b中的扩散阻挡层112的部分称为扩散阻挡区域112a和112b，如图1C’中所示。相似地，可以分别将沟槽111a和111b中的导电层114的部分称为M1金属线路114a和电熔丝结构的第一电极114b，如图1C’中所示。

接着，参考图1D，在一个实施例中，在图1C’的半导体结构100之上形成电绝缘覆盖层(cap layer)120。可以在图1C’的半导体结构100之上通过例如Si₃N₄、SiC、SiC(N，H)或SiO₂的电介质材料的CVD来形成电绝缘覆盖层120。

接着，在一个实施例中，在电绝缘覆盖层120之上形成电介质层130。电介质层130包括例如SiCOH或SiLK的电介质材料。电介质层130的厚度在500埃到10,000埃的范围内。可以通过CVD或旋涂工艺形成电介质层130。

接着，参考图1E，在一个实施例中，在电介质层130和电绝缘覆盖层120中形成过孔131a和131b以及沟槽133a和133b。更为具体地，可以通过常规的双金属镶嵌工艺形成过孔131a和131b以及沟槽133a和133b。过孔131a和沟槽133a稍后分别用于形成过孔和M2金属线路(未示出)，而过孔131b和沟槽133b稍后用于形成电熔丝结构的电熔丝(未示出)。