[发明专利]防静电保护结构及其制作方法

说明书

技术领域

本发明涉及一种防静电保护结构，本发明还涉及一种防静电保护结构的制作方法。

背景技术

静电对于电子产品的伤害一直是不易解决的问题。当今使用最多的ESD保护结构就是GGNMOS结构(Ground Gate NMOS，栅极接地NMOS)。为了提升输出级的ESD防护能力，在工艺上发展出金属硅化物阻挡的工艺技术，其目的是把输出级用的NMOS组件中的金属硅化物去除，使其漏极与源极的方块电阻增大，因而使MOS组件具有较高的漏极电阻与源极电阻，较大的漏极电阻与源极电阻可以有效地提升MOS器件对ESD的防护能力。现有的GGNMOS防静电结构如图1所示，包括P型衬底1及其上面的P阱2，所述P阱2上设置有第一多晶硅栅3，所述第一多晶硅栅3的左侧下方设置有第一N+扩散区4，所述第一N+扩散区4左侧还设置有一个P+扩散区5，所述P+扩散区5的左侧设置有第一场氧化区6，所述P+扩散区5与所述第一N+扩散区4之间相隔有第二场氧化区7，所述P+扩散区5上方设置有第一金属硅化物8，所述第一N+扩散区4上方设置有第二金属硅化物9，所述第二金属硅化物9位于所述第一多晶硅栅3的左侧，所述第一金属硅化物8、第二金属硅化物9和第一多晶硅栅3接地，所述第一多晶硅栅的右侧下方设置有漏极N+扩散区10，所述漏极N+扩散区10左侧上方设置有第三金属硅化物11，右侧上方设置有第四金属硅化物12，所述第三金属硅化物11与第四金属硅化物12之间间隔有金属硅化物阻挡区13，所述漏极N+扩散区10的右侧设置有第三场氧化区14，所述第四金属硅化物12连接输出入焊垫。

为了达成上述目的，在制程上需要多用一层光罩来定义出金属硅化物阻挡区(silicide diffusion blocking)，但这样做会需要增加一张光刻版，这就增加了生产成本。

发明内容

本发明所要解决的技术问题是提供一种防静电保护结构，以及这种防静电保护结构的制作方法，能够采用较为简单的步骤制作出性能优良的防静电保护结构，同时降低生产成本。

为解决上述技术问题，本发明防静电保护结构的技术方案是，包括P型衬底及其上面的P阱，所述P阱上设置有第一多晶硅栅，所述第一多晶硅栅的左侧下方设置有第一N+扩散区，所述第一N+扩散区左侧还设置有一个P+扩散区，所述P+扩散区的左侧设置有第一场氧化区，所述P+扩散区与所述第一N+扩散区之间相隔有第二场氧化区，所述P+扩散区上方设置有第一金属硅化物，所述第一N+扩散区上方设置有第二金属硅化物，所述第二金属硅化物位于所述第一多晶硅栅的左侧，所述第一金属硅化物、第二金属硅化物和第一多晶硅栅接地，所述第一多晶硅栅的右侧设置有第二多晶硅栅，所述第一多晶硅栅与所述第二多晶硅栅之间隔有第三金属硅化物，所述第三金属硅化物的下方设置有第二N+扩散区，所述第二N+扩散区的左侧延伸到所述第一多晶硅栅右侧下方，所述第二N+扩散区的右侧延伸到所述第二多晶硅栅左侧的下方，所述第二多晶硅栅的右侧下方设置有第三N+扩散区，所述第二N+扩散区与第三N+扩散区之间设置有第二沟道N型扩散区，所述第二沟道N型扩散区同时位于所述第二多晶硅栅的下方，所述第三N+扩散区上方设置有第四金属硅化物，所述第四金属硅化物位于所述第二多晶硅栅的右侧，所述第三N+扩散区的右侧设置有第三场氧化区，所述第二多晶硅栅与所述第四金属硅化物连接输出入焊垫。

本发明还提供了一种防静电保护结构的制作方法，其技术方案是，在制作所述第一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之前采用N型埋层注入的形式制作第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低于所述输出入焊垫的正常工作电压。

本发明还提供了另一种防静电保护结构的制作方法，其技术方案是，在制作所述第一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之后透过所述第二多晶硅栅通过注入方式形成所述第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低于所述输出入焊垫的正常工作电压。

本发明通过采用第二多晶硅栅代替现有的金属硅化物阻挡区，能够有效的防止静电对器件的伤害，同时节省了原先制作金属硅化物阻挡区的掩膜版，从而降低了生产成本。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1为现有的防静电保护结构的示意图；

图2为本发明防静电保护结构的示意图；

图3和图4为GGNMOS结构的原理图；

图5为多指状结构示意图；

图6为本发明防静电保护结构应用的示意图。