[发明专利]为MOSFET开关降低插入损耗并提供掉电保护的方法

权利要求书

1.一种开关，包括：

具有栅极、源极、漏极和阱的第一场效应晶体管FET(M1)， 其中当该第一FET(M1)导通时，输入信号(A)在漏极或源极上被 接收，而输出信号(B)分别给出到源极或漏极；

第一内部功率轨(wrail)；

第二FET(M5)，布置成使得当第一FET(M1)截止时，该 第二FET(M5)导通，从而将第一FET(M1)的阱耦接到第一内部 功率轨(wrail)；

第三FET(M6)，当输入信号(A)变低时，该第三FET(M6) 将第一内部功率轨(wrail)耦接到正电源(V+)；及

第四FET(M7)，当正电源(V+)变低时，该第四FET(M7) 将第一内部功率轨(wrail)耦接到输入信号(A)，其中，当第二FET (M5)导通时，第一FET(M1)的阱将维持在正电源(V+)或者输 入信号(A)中较高的一个。

2.如权利要求1所述的开关，还包括：

与第一FET(M1)具有相同极性的第五FET(M3)和第六FET (M4)，该第五FET(M3)和第六FET(M4)布置成它们的源极 耦接到一起，第五FET(M3)的漏极耦接到第一FET(M1)的漏极， 而第六FET(M4)的漏极耦接到第一FET(M1)的源极；及

该第五FET(M3)和第六FET(M4)的阱耦接到第一内部功 率轨(wrail)，而第五FET(M3)和第六FET(M4)的源极耦接 到第一FET(M1)的阱，其中第五FET(M3)和第六FET(M4) 随着开关被接通和断开而导通和截止。

3.如权利要求1所述的开关，其中第一FET(M1)是P型。

4.如权利要求1所述的开关，还包括：

具有与第一FET(M1)相反极性的第七FET(M2)，该第七 FET(M2)具有栅极、源极、漏极和阱，该第七FET(M2)的漏极 和源极分别耦接到第一FET(M1)的漏极和源极；

第二内部功率轨(nrail)；

第八FET(M15)，布置成使得当第七FET(M2)截止时，该 第八FET(M15)导通，从而将第七FET(M2)的阱耦接到第二内 部功率轨(nrail)；

第九FET(M17)，当接地电源(GND)降落至负电压电平且 输入信号(A)高于地电势时，该第九FET(M17)将第二内部功率 轨(nrail)耦接到接地电源(GND)；及

第十FET(M16)，当接地电源(GND)为地电势且输入信号 (A)拉至负电压电平时，则该第十FET(M16)将第二内部功率轨 (nrail)耦接到输入信号(A)，其中第七FET(M2)的阱将维持在 接地电源(GND)或输入信号(A)中较低的一个。

5.如权利要求4所述的电路，还包括：

与第七FET(M2)具有相同极性的第十一FET(M13)和第十 二FET(M14)，该第十一FET(M13)和第十二FET(M14)布置 成它们的源极耦接到一起，第十一FET(M13)的漏极耦接到第七 FET(M2)的漏极，而第十二FET(M14)的漏极耦接到第七FET (M2)的源极；及

第十一FET(M13)和第十二FET(M14)的阱耦接到第二内 部功率轨(nrail)，第十一FET(M13)和第十二FET(M14)的源 极耦接到第七FET(M2)的阱，其中第十一FET(M13)和第十二 FET(M14)随着开关被接通和断开而导通和截止。

6.如权利要求2所述的电路，还包括：

耦合到第一FET(M1)、第五FET(M3)和第六FET(M4) 栅极的第一使能输入信号(pgate)，当该第一使能输入信号(pgate) 为真时导通第一FET(M1)、第五FET(M3)和第六FET(M4)， 而当该第一使能输入信号(pgate)为假时截止第一FET(M1)、第 五FET(M3)和第六FET(M4)。