[发明专利]半导体存储器件、半导体器件、存储系统和刷新控制方法

权利要求书

1.一种半导体存储器件，包括：

存储单元阵列，其中布置在多个字线和多个位线之间的交叉处的存储单元被分成多个存储体；

多个高速缓存存储器，连接到各个存储体并且每一个存储通过行地址选择的字线的数据；

设置装置，用于设置所述存储单元阵列的数据保持容量，以使得其中在自刷新周期期间保持数据的保持区域和其中在自刷新周期期间不保持数据的非保持区域被共同包括在多个存储体的每一个中；

刷新控制器，用于在自刷新周期期间以预定间隔依次输出待刷新的行地址，和用于对激活的存储体中与待刷新的行地址对应的所选字线执行刷新操作；以及

存储体控制器，用于在以预定间隔执行的自刷新操作中，根据待刷新的行地址，分别在当所选字线被包括在保持区域中时激活所有多个存储体，以及当所选字线被包括在非保持区域中时去激活所有多个存储体。

2.如权利要求1所述的半导体存储器件，其中每一个所述高速缓存存储器是包括多个读出放大器的读出放大器行，所述多个读出放大器用于放大存储体中通过多个位线的所选字线上的存储单元的数据。

3.如权利要求1所述的半导体存储器件，其中所述设置装置能够有选择地设置M种类型的数据保持容量中的一个，其中每一种类型的数据保持容量具有所述存储单元阵列的存储容量的1/2^N(N为1和M之间的整数)。

4.如权利要求1所述的半导体存储器件，其中所述存储体控制器根据包括在待刷新的行地址中所包括的K位的模式来确定保持区域和非保持区域。

5.如权利要求1所述的半导体存储器件，其中每一个存储体被分成多个存储器块，每一个都具有相同的存储容量，并且保持区域和非保持区域被布置在各个存储器块中。

6.如权利要求5所述的半导体存储器件，其中行地址包括用于选择存储器块的第一多位和用于在每一个存储器块中选择字线的第二多位，并且所述存储体控制器根据第二多位的模式来确定保持区域和非保持区域。

7.一种半导体器件，具有分别构造在单个芯片上的存储器集成电路和逻辑集成电路，其中

所述存储器集成电路包括：

存储单元阵列，其中布置在多个字线和多个位线之间相交处的存储单元被分成多个存储体；

多个高速缓存存储器，被连接到各个存储体，并且每一个存储由行地址所选择的字线的数据；

设置装置，用于设置所述存储单元阵列的数据保持容量，以使得其中在自刷新周期期间数据被保持的保持区域和其中在自刷新周期期间数据未被保持的非保持区域被共同包括在所述多个存储体的每一个中；

刷新控制器，用于在自刷新周期期间以预定间隔依次输出待刷新的行地址，和用于对在激活的存储体中与待刷新的行地址对应的所选字线执行刷新操作；以及

存储体控制器，用于在以预定间隔执行的自刷新操作中，根据待刷新的行地址，分别在所选字线被包括在保持区域中时激活所有多个存储体，并且在所选字线被包括在非保持区域中时去激活所有多个存储体，

并且所述逻辑集成电路包括：

存储器控制器，用于控制所述存储器集成电路的正常操作，以及用于控制所述存储单元阵列中的自刷新操作的开始/结束；以及

操作装置，用于利用至少存储在所述高速缓存存储器中的数据来执行操作以实现预定功能。

8.如权利要求7所述的半导体存储器件，其中所述存储器控制器向所述存储器集成电路分别发送用于所述设置装置的用于设置数据保持容量的指令和用于指示自刷新操作的开始/结束的指令。