[发明专利]用于晶片级半导体测试的测试座及测试板

说明书

技术领域

本发明涉及一种晶片级半导体测试，且特别有关于一种用于晶片级半导体测试的测试板。

背景技术

封装工艺是集成电路工艺中一个重要的步骤，可保护集成电路并为外部电路提供一个信号传输接口。因此，封装技术的发展与集成电路技术的发展及电子产品的发展息息相关。在众多已经发展的封装技术中，包括常见的球栅阵列封装、芯片级封装、覆晶封装与多重芯片模块封装。

以图1、图2中的半导体元件的代表例而言，例如是一种使用带状自动连接柔性带作为插入式选样的球栅阵列封装型半导体元件。此元件为所谓的感光锡球光致抗蚀剂介层窗型的球栅阵列封装型半导体元件。其中，介层窗12用于填充锡球；在柔性带基板5(由绝缘膜组成)上形成由感光锡球光致抗蚀剂组成的绝缘膜2，且在其侧面形成线路图案3。

图1、图2为传统半导体元件的结构。半导体元件所使用的带状自动连接柔性带1包括：绝缘膜2、线路图案3、黏着剂4、形成于聚亚胺光致抗蚀剂绝缘膜上的柔性带基板5。符号6代表黏着剂；符号7代表半导体芯片；符号8代表电极；符号9代表连接线路；符号10代表连接衬垫(或称打线衬垫)；符号11代表光致抗蚀剂；符号12代表介层窗；符号13代表锡球；符号15代表接触窗；符号30代表锡球安装衬垫。虽然球栅阵列封装可以提高打线密度并提高产率，但是，由于使用锡球而接合待测芯片与测试板的缘故，因此也具有下列缺点：锡球的接合状况检查不易、返工性低。

覆晶封装则是另一种常见的封装技术。其通过位于连接衬垫上的锡球凸块而与电路板连接。图3A至3D为显示通过电镀而形成锡球凸块结构的公知方法的剖面图。

如图3A所示，提供基板100，此基板100例如是硅基板，且具有金属连接垫102。保护层104形成于基板100上方，但是露出金属连接垫102。金属复合层106顺应性地形成于保护层104与外露的金属连接垫102上方，且通常是黏着层/阻障层/润湿层的金属叠层。为了简化说明起见，仅显示单一层结构。如图3B所示，干图案膜108形成于金属复合层106上，且具有一个露出位于金属连接垫102上方的金属复合层106的一部分的开口109。在此，开口109用于形成锡球凸块。因此，通过电镀法而以锡球110填满开口109。锡球的高度由干图案膜108的厚度决定。如图3C所示，移除干图案膜108及部分金属复合层106，以露出下方的保护层104。剩余的金属复合层106a作为下方凸块冶金层。如图3D所示，进行回流(reflow)工艺，以致于锡球110因表面张力之故而形成球状或类球状的锡球凸块110a。

相似于球栅阵列封装所遭遇的问题，覆晶封装也由于使用锡球而接合待测芯片与测试板的缘故，因此也具有下列缺点：锡球的接合状况检查不易、返工性低。

另外，晶片级封装也是一种常见的封装技术。图4A显示通过公知晶片级封装而成的半导体元件的上视图。图4B为显示沿着图4A的剖面线DD而得的剖面图。此半导体元件包括半导体芯片1000、氧化膜1001、多个导电衬垫1002、绝缘膜1003、重新分布层1004、多个支柱1005、多个锡球凸块1006与封胶1007。半导体芯片1000具有一个主面，而该主面包含中央区域1000a与周边区域1000b，且该周边区域1000b环绕该中央区域1000a。氧化膜1001在所有区域中形成于半导体芯片1000的主要表面上。导电衬垫1002形成于周边区域1000b的氧化膜1001上。导电衬垫1002与形成于半导体芯片1000上的电路电性连接。绝缘膜1003在所有区域中形成于氧化膜1001上，且形成于导电衬垫1002上。重新分布层1004形成于周边区域1000b内的导电衬垫1002与绝缘膜1003上。重新分布层1004与导电衬垫1002电性连接。支柱1005形成于位在绝缘膜1003上方的重新分布层1004上，并与重新分布层1004电性连接。锡球凸块1006形成于支柱1005的一端上，且与支柱1005电性连接。封胶1007封住绝缘膜1003、重新分布层1004、与支柱1005的侧面。

对于晶片级封装而言，也遭受相似于球栅阵列封装所遭遇的问题。也就是说，由于使用锡球而接合待测芯片与测试板的缘故，因此也具有下列缺点：锡球的接合状况检查不易、返工性低。

发明内容

本发明的目的在于提出一种用于晶片级半导体测试的测试座及测试板。