[发明专利]用于晶片级半导体测试的测试座及测试板

权利要求书

1. 一种用于晶片级半导体测试的测试板，包括：

多个线路与元件；以及

多个测试座，位于该测试板的上表面上，其中每一个测试座包括：

基底构件，通过第一组螺丝而与该测试板连接，其中该基底构件具有中央开口，而该中央开口暴露下方的该测试板的一部分；

异方性导电膜，置于该基底构件的该中央开口内；

待测芯片，置于该基底构件的该中央开口内的该异方性导电膜上；以及

上盖构件，位于该芯片上方，通过第二组螺丝而与该基底构件连接。

2. 如权利要求1所述的用于晶片级半导体测试的测试板，其中该基底构件至少具有4个供该第一组螺丝穿过的开口。

3. 如权利要求1所述的用于晶片级半导体测试的测试板，其中该上盖构件至少具有2个供该第二组螺丝穿过的开口。

4. 如权利要求1所述的用于晶片级半导体测试的测试板，其中该待测芯片具有上方形成有多个锡球的下表面，且其中该待测芯片通过该锡球及该异方性导电膜而与该测试板形成电性连接。

5. 如权利要求4所述的用于晶片级半导体测试的测试板，还包括：

多个导电衬垫，形成于该部分内的该测试板的该上表面上，其中该待测芯片通过该锡球、该异方性导电膜及该导电衬垫而与该测试板形成电性连接。

6. 如权利要求1所述的用于晶片级半导体测试的测试板，其中该测试板为多层印刷电路板。

7. 如权利要求1所述的用于晶片级半导体测试的测试板，其中该测试板与自动测试系统连接。

8. 一种用于晶片级半导体测试的测试座，包括：

基底构件，通过第一组螺丝而与该测试板连接，其中该基底构件具有中央开口，而该中央开口暴露下方的该测试板的一部分；

异方性导电膜，置于该基底构件的该中央开口内；

待测芯片，置于该基底构件的该中央开口内的该异方性导电膜上；以及

上盖构件，位于该芯片上方，通过第二组螺丝而与该基底构件连接。

9. 如权利要求8所述的用于晶片级半导体测试的测试座，其中该基底构件至少具有4个供该第一组螺丝穿过的开口。

10. 如权利要求8所述的用于晶片级半导体测试的测试座，其中该上盖构件至少具有2个供该第二组螺丝穿过的开口。

11. 如权利要求8所述的用于晶片级半导体测试的测试座，其中该待测芯片具有上方形成有多个锡球的下表面，且其中该待测芯片通过该锡球及该异方性导电膜而与该测试板形成电性连接。

12. 如权利要求11所述的用于晶片级半导体测试的测试座，还包括：

多个导电衬垫，形成于该部分内的该测试板的该上表面上，其中该待测芯片通过该锡球、该异方性导电膜及该导电衬垫而与该测试板形成电性连接。

13. 如权利要求8所述的用于晶片级半导体测试的测试座，其中该测试板为多层印刷电路板。

14. 如权利要求8所述的用于晶片级半导体测试的测试座，其中该测试板与自动测试系统连接。