[发明专利]触发器和半导体集成电路

说明书

相关申请的交叉引用

本发明包括与2006年12月8日向日本专利局提交的日本专利申请JP2006-331477相关的主题，通过引用在这里合并其全部内容。

技术领域

本发明涉及半导体集成电路。更具体地，本发明涉及能够控制供应到其触发器的部分电力的半导体集成电路。

背景技术

已知MTCMOS(多阈值电压互补金属氧化物半导体)技术是在半导体集成电路中省电的方式。MTCMOS技术所应用到的电路块包括用于在低电压上工作的具有低阈值的功能块和用于在待令状态中切断泄漏电流的开关。

作为例证，如图1所示，MTCMOS功能块910具有与虚地线VSS1(903)相连的逻辑门911和912。虚地线VSS1(903)与实地线VSS(901)相连，其间插入连接有MTCMOS开关931。在待令模式中，发出控制信号PG，以关断MTCMOS开关931，从而停止供电，由此禁止泄漏电流。

如果停止向所有单元供电，则触发器单元和锁存器单元保持的数据将丢失。如果这些单元中的每一个被实现为非MTCMOS功能块920，则保留其中保持的数据，但是即便当MTCMOS开关931断开连接时，非MTCMOS功能块920中的逻辑门921和922仍被持续通电。该安排由此使得作为MTCMOS技术的原始目标的省电特征失效。

在尝试克服以上困难的过程中，已提出了MTCMOS触发器和MTCMOS锁存器来构成使得每一单元中的数据保持完整(intact)的最少非MTCMOS元件。类似技术涉及由低阈值晶体管构成的主触发器和由在待令模式中仍然激活的高阈值晶体管构成的从触发器，由此防止擦除所存储的数据(例如，见日本专利公开号Hei 11-284493，参考图4)。

发明内容

然而，如果每一触发器的一部分构成MTCMOS元件，则一方面很难调整MTCMOS开关的控制信号之间的定时，另一方面很难调整MTCMOS开关的数据输入信号和时钟信号之间的定时。具体来说，在从触发器在待令模式中保持数据的情况下，当时钟信号停止或再次激活时，主触发器可能错误地取出下一数据输入信号。需要精确控制定时，以防止这样的触发器故障。所涉及的控制由此使得很难在设计ASIC(特定用途集成电路)时利用MTCMOS技术。

已考虑到以上情况而作出了本发明，并且本发明提供了这样的配置，使得在部分停止向触发器供电时的定时调节更容易。

在执行本发明的过程中，根据本发明的一个实施例，提供了一种触发器，包括：时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状态之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为所述第一状态；第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号；第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所述第一保持电路输出的第一信号，而当所述时钟信号指明所述第一状态时，保持所述第一信号；输入切换电路，配置为当保持信号激活时，供应所述第二保持电路输出的第二信号作为所述输入信号，并当所述保持信号无效时，供应外部信号作为所述输入信号；和供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和所述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持电路和所述输入切换电路供电。根据本发明实施例的触发器允许第二保持电路在第一保持电路和输入切换电路不通电时保持该信号，而当保持信号激活时将该信号反馈到该第一保持电路。利用该实施例，可以按照MTCMOS开关的形式来优选实现该供电控制电路。

优选地，以上实施例的触发器还可包括清除电路，配置为当清除信号激活时，清除所述第二保持电路所保持的信号；或预置电路，配置为当预置信号激活时，预置所述第二保持电路所保持的信号。本发明的优选变形允许将第二保持电路所保持的信号设置为期望状态。在本发明的另一优选结构中，当禁止信号激活时，清除电路可以不清除第二保持电路所保持的信号或者预置电路可以不预置所述第二保持电路所保持的信号，而不管所述清除信号或预置信号处于什么状态。