[发明专利]触发器和半导体集成电路

权利要求书

1.一种触发器，包括：

时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状态之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为所述第一状态；

第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号；

第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所述第一保持电路输出的第一信号，而当所述时钟信号指明所述第一状态时，保持所述第一信号；

输入切换电路，配置为当保持信号激活时，供应所述第二保持电路输出的第二信号作为所述输入信号，并当所述保持信号无效时，供应外部信号作为所述输入信号；和

供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和所述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持电路和所述输入切换电路供电。

2.根据权利要求1的触发器，其中所述供电控制电路是MTCMOS开关。

3.根据权利要求1的触发器，还包括清除电路，配置为当清除信号激活时，清除所述第二保持电路所保持的信号。

4.根据权利要求3的触发器，其中当禁止信号激活时，不管所述清除信号处于什么状态，所述清除电路都不清除所述第二保持电路所保持的信号。

5.根据权利要求1的触发器，还包括预置电路，配置为当预置信号激活时，预置所述第二保持电路所保持的信号。

6.根据权利要求5的触发器，其中当禁止信号激活时，不管所述预置信号处于什么状态，所述预置电路都不预置所述第二保持电路所保持的信号。

7.一种触发器，包括：

时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状态之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为所述第一状态；

第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号；

第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所述第一保持电路输出的第一信号，而当所述时钟信号指明所述第一状态时，保持所述第一信号；

输入切换电路，配置为当保持信号激活或使能信号无效时，供应所述第二保持电路输出的第二信号作为所述输入信号，而当所述保持信号无效并且所述使能信号激活时，供应外部信号作为所述输入信号；和

供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和所述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持电路和所述输入切换电路供电。

8.一种触发器，包括：

时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状态之间交替的时钟信号，而当所述睡眠信号激活时，将所述时钟信号固定为所述第一状态；

第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号；

第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所述第一保持电路输出的第一信号，而当所述时钟信号指明所述第一状态时，保持所述第一信号；

输入切换电路，配置为当扫描模式信号指明扫描模式生效时，供应扫描输入信号作为所述输入信号，当所述扫描模式信号指明扫描模式不生效并且保持信号激活时，供应所述第二保持电路输出的第二信号作为所述输入信号，而当所述保持信号无效时，供应外部信号作为所述输入信号；和

供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和所述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持电路和所述输入切换电路供电。

9.一种半导体集成电路，包括：

时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状态之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为所述第一状态；

第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号；

第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所述第一保持电路输出的第一信号，而当所述时钟信号指明所述第一状态时，保持所述第一信号；

输入切换电路，配置为当保持信号激活时，供应所述第二保持电路输出的第二信号作为所述输入信号，并当所述保持信号无效时，供应外部信号作为所述输入信号；

供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和所述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持电路和所述输入切换电路供电；和 

触发器控制电路，配置为仅当至少所述睡眠信号激活时，不将所述供电控制信号设置为激活，而仅当至少所述保持信号激活时，将所述供电控制信号设置为激活。