[发明专利]半导体器件及其制造方法

说明书

背景技术

本发明的实施例涉及一种半导体器件及其制造方法。

图1是功率晶体管的透视图。

参见图1，在半导体衬底10中形成第一导电型漏区(N+结)11、形成在该漏区11上的第一导电型外延层(N-epi)12以及形成在该外延层12上的第二导电型硅层(P-sub)13。这里，该第一和第二导电类型分别表示N型和P型，反之亦然。

在半导体衬底10上形成具有垂直结构的晶体管。为此，通过移除漏区11以及移除外延层12的一部分，在半导体衬底10上形成多个沟槽。在该多个沟槽中形成多个栅极15，每个栅极具有氧化物层14和多晶硅栅极(栅极15的阴影部分)。

在第二导电型硅层13中，在每个栅极15的相对侧形成用第一导电型杂质离子掺杂的源区16。

由于必须减小这种功率晶体管的功率损失，那么减小导通态(on-state)电阻则至关重要。外延晶片(epi晶片)用于降低该导通态电阻，并形成具有垂直结构的晶体管。进而，形成多个栅极15，并且该栅极15的长度应该足够长以充分减小该电阻。

同时，该晶体管保持在关断态(off-state)。当将正(+)电压施加于该栅极15上时，在源区16和漏区11之间的硅层13(P-sub)中沿垂直方向形成沟道。因此，电流沿垂直方向流经该沟道。即，在晶体管中，正(+)电压必须一直施加于栅极15上以保持导通态。

发明内容

因此，本发明的实施例涉及一种半导体器件(例如，功率晶体管)，可以在其中储存功率控制状态，并且可以根据该功率控制状态来施加功率。

另外，本发明的实施例提供作为功率控制开关的半导体器件，可以在其中储存功率控制状态而不须施加额外的控制功率。

根据该实施例的一个方面，提供一种半导体器件，其包括：半导体衬底，具有源区和漏区；浮置栅极，位于该源区和漏区之间，具有已编程的或已擦除的状态，从而可根据该浮置栅极的状态来控制源区和漏区之间的电流；以及适用于对浮置栅极进行编程和/或擦除的隧道栅极(tunneling gate)。

根据本发明的另一方面，提供一种半导体器件，其包括：半导体衬底，在该半导体衬底上(例如，沿垂直方向)具有第一导电型漏区、位于其上的第二导电型硅层和位于其上的第一导电型源区；浮置栅极，形成在该源区和该硅层中的多个沟槽中；绝缘层，位于该浮置栅极的外表面上；隧道栅极，位于该多个浮置栅极上；以及位于该浮置栅极的相对侧上的多个侧壁。

根据本发明的另一个方面，提供半导体器件的制造方法，其包括以下步骤：形成浮置栅极，该浮置栅极具有位于半导体衬底中的部分；在该半导体衬底的整个表面上形成氧化物层；在该浮置栅极上形成隧道栅极；以及将第一导电型杂质离子注入该半导体衬底，从而形成源区，并在该半导体衬底之下形成漏区。

本发明提供一种半导体器件，可以在其中储存功率控制状态，并且可以根据该功率控制状态来施加功率。另外，本发明还提供作为功率控制开关的半导体器件，可以在其中储存功率控制状态而不须施加额外的控制功率。

附图说明

图1是功率晶体管的透视图；

图2至图16是示出根据本发明实施例的半导体器件及其制造方法的视图；

图17至图18是示出根据本发明实施例的半导体器件的操作方式的剖面图；

图19是示出根据本发明实施例的半导体器件的透视图。

具体实施方式

在下文中，将结合附图详细说明根据示例性实施例的半导体器件及其制造方法。

图19是示出根据本发明实施例的(功率)半导体器件的透视图。图19示出了具有非易失性(non-volatile)存储功能的功率开关或器件。根据非易失性存储器(例如，浮置栅极)的已编程/已擦除状态，该器件能控制源极和漏极之间的电流。即，在这个实施例中，用于开关或控制电源功率的晶体管被连接到板上(on board)非易失性存储器，从而电流不再唯一的通过施加到该晶体管的栅极电压来控制，而是也根据浮置栅极的状态(例如，已编程状态或已擦除状态)而进行控制。

由于根据本发明一个实施例的半导体器件在板上(on board)具有非易失性存储器(例如，非易失性存储器的一位或多位)的功能，因而能够根据存储的功率控制状态进行电流控制，而不须施加功率到功率器件的控制端。