[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

半导体衬底，具有源区和漏区、以及位于该源区和该漏区之间的沟道；

浮置栅极，位于该源区和该漏区之间，配置成根据该浮置栅极的已编程或已擦除状态来控制该源区和该漏区之间的电流；以及

隧道栅极，适用于对该浮置栅极进行编程和/或擦除。

2.如权利要求1所述的半导体器件，其中设置该源区和该漏区，以在该半导体衬底中形成垂直沟道。

3.如权利要求1所述的半导体器件，包括多个浮置栅极。

4.如权利要求1所述的半导体器件，其中该源区和该漏区包括第一导电型杂质离子，并且该源区和该漏区之间具有第二导电型硅层。

5.如权利要求1所述的半导体器件，其中该源区位于该浮置栅极的相对侧。

6.如权利要求1所述的半导体器件，其中该浮置栅极从该源区向上和向下延伸，并且该浮置栅极的一部分位于该半导体衬底中的沟槽中。

7.如权利要求1所述的半导体器件，进一步包括位于该浮置栅极和该半导体衬底之间的氧化物层。

8.如权利要求1所述的半导体器件，进一步包括：控制栅极，适用于与该隧道栅极一起，根据所施加的电压而对该浮置栅极进行编程或擦除。

9.一种半导体器件，包括：

半导体衬底，沿垂直方向具有第一导电型漏区、第二导电型硅层和第一导电型源区；

浮置栅极，位于该源区和该硅层中的多个沟槽中；

绝缘层，位于该浮置栅极的外表面上；

隧道栅极，位于该浮置栅极之上或上方；以及

多个侧壁尖端，配置为在对该浮置栅极进行编程的条件下，将电子迁移或传输到该浮置栅极。

10.如权利要求9所述的半导体器件，进一步包括位于该硅层和该漏区之间的第一导电型外延层。

11.如权利要求9所述的半导体器件，其中该绝缘层包括氧化物层。

12.如权利要求9所述的半导体器件，其中该源区和该漏区之间的电流根据该浮置栅极的已编程或已擦除状态导通或关断。

13.如权利要求9所述的半导体器件，进一步包括：控制栅极，位于该浮置栅极之上或上方，且与该隧道栅极间隔开。

14.如权利要求13所述的半导体器件，其中该控制栅极上的充足的负电压和该隧道栅极上的充足的正电压将该浮置栅极中的电子迁移到该隧道栅极。

15.如权利要求13所述的半导体器件，其中该控制栅极和该漏区上的充足的正电压，和该隧道栅极上的充足的负电压，将该侧壁尖端中的电子迁移到该隧道栅极。

16.如权利要求9所述的半导体器件，其中该源区和该漏区之间的电流根据该浮置栅极的已编程或已擦除状态而定。

17.一种制造半导体器件的方法，该方法包括多个步骤：

浮置栅极至少部分地形成在半导体衬底中，该半导体衬底具有第二导电型硅层；

在该半导体衬底的整个表面上形成氧化物层；

在该浮置栅极之上或上方形成隧道栅极；以及

将第一导电型杂质离子注入该半导体衬底，从而形成源区，并且在该半导体衬底之下形成漏区。

18.如权利要求17所述的方法，其中该浮置栅极的形成步骤包括以下子步骤：

在该半导体衬底的整个表面上形成焊盘氧化物层和氮化物层；

在该半导体衬底上形成第一光致抗蚀剂图案，并且选择性蚀刻该焊盘氧化物层、该氮化物层和该半导体衬底，从而形成沟槽；

在该沟槽中形成沟槽氧化物层；

在该半导体衬底的整个表面上沉积多晶硅；

用该氮化物层作为蚀刻停止层，通过CMP法移除位于该沟槽外的多晶硅，从而形成浮置栅极；以及

移除该氮化物层。

19.如权利要求17所述的方法，其中该隧道栅极的形成步骤包括以下子步骤：

在该半导体衬底的整个表面上形成多晶硅层；

在该半导体衬底之上或上方形成第二光致抗蚀剂图案；以及

选择性蚀刻该多晶硅层，从而形成隧道栅极并且可选择地形成控制栅极。