[发明专利]半导体器件的制造方法无效
申请号: | 200710186827.6 | 申请日: | 2007-11-22 |
公开(公告)号: | CN101207011A | 公开(公告)日: | 2008-06-25 |
发明(设计)人: | 岛明生 | 申请(专利权)人: | 株式会社瑞萨科技 |
主分类号: | H01L21/00 | 分类号: | H01L21/00;H01L21/02;H01L21/268;H01L21/324;H01L21/331;H01L21/822;H01L21/336;H01L21/265 |
代理公司: | 北京市金杜律师事务所 | 代理人: | 季向冈 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法,其特征在于,包括:
步骤a,在具有第一区域和第二区域的半导体衬底上形成反射率调整膜,该反射率调整膜随着膜厚变薄而对光源的光照射的反射率变小;
步骤b,蚀刻上述第一区域上的上述反射率调整膜;
步骤c,在上述步骤b之后,通过对上述半导体衬底照射上述光而对上述第一区域进行退火。
2.根据权利要求1所述的半导体器件的制造方法,其特征在于:
上述光源是3μm以上的长波长激光,上述反射率调整膜是金属膜。
3.根据权利要求1所述的半导体器件的制造方法,其特征在于:
上述反射率调整膜,是上述光的波长的复数折射率的复数部分具有1以上值的膜。
4.根据权利要求1所述的半导体器件的制造方法,其特征在于:
通过上述步骤c,激活注入到成为MISFET的源极和漏极的半导体区域的杂质。
5.根据权利要求1所述的半导体器件的制造方法,其特征在于:
通过上述步骤c,激活注入到成为双极晶体管的发射极和基极的半导体区域的杂质。
6.根据权利要求1所述的半导体器件的制造方法,其特征在于:
在上述步骤a之前,在上述第二区域形成双极晶体管;
在上述步骤b之后,在上述第一区域形成MISFET。
7.根据权利要求1所述的半导体器件的制造方法,其特征在于:
在上述步骤a之前,在上述第二区域形成存储单元;
在上述步骤b之后,在上述第一区域形成MISFET。
8.一种半导体器件的制造方法,其特征在于,包括:
步骤a,在半导体衬底的主面上形成high-k膜;
步骤b,在上述high-k膜上形成反射率调整膜,该反射率调整膜随着膜厚变薄而对光源的光照射的反射率变小;
步骤c,将上述反射率调整膜图案化,形成由上述反射率调整膜构成的MISFET的栅极电极;
步骤d,将上述栅极电极取为掩模,离子注入杂质,从而在上述半导体衬底的主面形成成为源极和漏极的半导体区域;
步骤e,在上述步骤d之后,通过对上述半导体衬底照射上述光而进行退火。
9.一种半导体器件的制造方法,其特征在于,包括:
步骤a,在SiC衬底上形成反射率调整膜,该反射率调整膜随着膜厚变薄而对光源的光照射的反射率变小;
步骤b,通过离子注入杂质而在上述SiC衬底形成半导体区域;
步骤c,在上述步骤a之后,通过对上述半导体衬底照射上述光而进行退火。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710186827.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造