[发明专利]一种掩膜只读存储器及其制造方法

说明书

技术领域

本发明涉及存储器技术，尤其涉及一种掩膜只读存储器及其制造方法。

背景技术

掩膜只读存储器(Mask Read Only Memory，简称MROM)是非挥发性(No-Volatile)存储器的常见种类之一，其广泛应用在电子产品中。参见图1和图2，其分别为目前业界常用的掩膜只读存储器的俯视图和剖视图，如图所示，该掩膜只读存储器制作在硅衬底11的导电阱12中，其包括分别平行排布的多条位线13和字线15，该多条字线15垂直排布在该多条位线13上，且该多条位线13和字线15间通过栅氧化层14隔开，该掩膜只读存储器还具有多个编码区16，该编码区16在导电阱12中且位于两位线13间，其通过离子注入工艺形成，该硅衬底11为P型硅衬底，该导电阱12为P型导电阱，该位线13为半导体场效应晶体管(Metal-Oxide-Semiconductor，简称MOS管)的N型重掺杂的埋层源漏极，该字线15为其多晶硅栅极。图1和图2所示的掩膜只读存储器使用MOS管的埋层源漏极和栅极来分别作为存储单元的位线和字线，并通过在MOS管的导电沟道(即编码区16)上进行离子植入来调节其阈值电压(Threshold Voltage)而实现编程或编码。

现有技术通过以下步骤来制作如图1和图2所示的掩膜只读存储器：(1)在硅衬底11上涂布光刻胶并光刻出导电阱12的图形，并进行阱注入工艺形成导电阱12；(2)在导电性12上涂布光刻胶并光刻出位线13的图形，并通过源漏离子注入形成位线13；(3)通过热氧化工艺形成栅氧化层14，其中，因位线13上的热氧化速度较快故其上的栅氧化层14的厚度比其他区域厚；(4)沉积多晶硅并通过蚀刻工艺形成字线15；(5)在编码区16进行离子注入来实现编码；(6)沉积隔离介质并制作金属引出导线。

随着半导体器件集成度的提高及其最小特征尺寸的缩小，图1和图2所示的掩膜只读存储器出现了难以等比例缩小和读出速度下降的问题，之所以难以等比例缩小是因为位线13间的距离(即晶体管的沟道长度)缩小到一定程度后晶体管会出现严重的短沟道效应，此时只能通过在源漏极与沟道间(属于编码区)掺入高浓度的反型杂质来减小短沟道效应，但该种掺杂会影响编码区的编码，故掩膜只读存储器难以等比例缩小；之所以读出速度下降是因为位线13的宽度缩小后其寄生电阻增大。

因此，如何提供一种掩膜只读存储器及其制造方法以克服最小特征尺寸不断缩小后掩膜只读存储器无法等比例缩小和读出速度下降的问题，已成为业界亟待解决的技术问题。

发明内容

本发明的目的在于提供一种掩膜只读存储器及其制造方法，通过本发明可克服最小特征尺寸不断缩小时掩膜只读存储器所遇到的难以等比例缩小和读出速度下降的问题。

本发明的目的是这样实现的：一种掩膜只读存储器，制作在硅衬底上的导电阱中，其包括分别平行排布的多条位线和字线，该多条字线垂直排布在该位线上，该掩膜只读存储器具有多个编码区，该编码区覆盖两位线间的字线及两位线相邻的局部区域，字线与硅衬底间具有栅氧化层，该导电阱中针对该位线开设有浅沟槽，该浅沟槽壁上沉积有一扩散阻挡层，位线设置在该浅沟槽中，位线与字线间通过设置在浅沟槽中的隔离氧化层隔开，位线包括层叠的上、下层重掺杂多晶硅，导电阱与编码区的隔离氧化层和上层重掺杂多晶硅直接接触，且其与上层重掺杂多晶硅接触区上具有源、漏重掺杂区。

本发明还提供一种掩膜只读存储器，制作在硅衬底上的导电阱中，其包括分别平行排布的多条位线和字线，该多条字线垂直排布在该位线上，该掩膜只读存储器具有多个编码区，该编码区覆盖两位线间的字线及两位线相邻的局部区域，字线与硅衬底间具有栅氧化层，该导电阱中针对该位线开设有浅沟槽，该浅沟槽壁上沉积有一扩散阻挡层，位线设置在该浅沟槽中，位线与字线间通过设置在浅沟槽中的隔离氧化层隔开，位线包括层叠的上、下层重掺杂多晶硅，导电阱与隔离氧化层和上层重掺杂多晶硅直接接触，且其与上层重掺杂多晶硅接触区上具有源、漏重掺杂区，位于同一编码区的源、漏重掺杂区之间为编码掺杂区。

在上述的掩膜只读存储器中，该上、下层重掺杂多晶硅和源、漏重掺杂区的掺杂类型相同，且与导电阱的掺杂类型相反。

在上述的掩膜只读存储器中，该扩散阻挡层为二氧化硅，其厚度范围为100至300埃。

在上述的掩膜只读存储器中，该扩散阻挡层为上下层叠的氮化硅和二氧化硅，其中，氮化硅的厚度范围为50至150埃，二氧化硅的厚度范围为100至300埃。