[发明专利]使用电平移动的非易失性存储设备的解码器及解码方法

说明书

相关申请的对照

本申请要求2006年11月2日提交的韩国专利申请10-2006-0107554的优先权，其公开在此完全合并作为参考。

技术领域

本发明涉及非易失性存储设备，更具体地，涉及用于非易失性存储设备的解码器。

背景技术

典型地，闪存设备是电可擦除和/或可编程的，并且经常被用于相对大单位的数据存储。例如，闪存广泛地用于将基本输入输出系统(BIOS)存储于硬盘中的某个位置、将通信协议存储于移动电话中、作为数字摄像机中的图像存储器、以及其它存储应用。

与其它类型的非易失性存储设备相比，NOR类型的闪存设备典型地具有相当大的编程和读取速度。典型的NOR类型的闪存设备包括位于字线和位线的各个交叉点处的存储单元。每个存储单元典型地包括位于源极区和漏极区之间的控制栅和浮置栅。控制栅典型地与字线耦合，漏极区典型地共同与字线耦合，以及源极区典型地接地。典型地，将浮置栅设置在沟道区和控制栅之间。

图1是示意性地示出了传统的NOR类型的闪存设备的方框图。示出了存储块BLK 10、12、14和16以及读出放大器S/A 20。例如，存储块10可以具有512K个存储单元，字线WL的数量可以是1024，以及位线BL的数量可以是512。字线与行解码器X-DEC 30和31相连，以及位线响应于输出自列解码器的列解码信号，通过列通过电路Y-PASS 40而选择性地与读出放大器20相连。行解码器可以选择一个字线，而列解码器可以选择一个位线。读出放大器20读出所选单元是“关”单元或“开”单元，根据与所选字线和所选位线相连的存储单元的状态来放大位线电压。

图2是示出了图1的存储设备的存储块中的存储单元的电路图。存储单元包括单元晶体管CTR1。单元晶体管CTR1包括控制栅和浮置栅。控制栅与字线WL相连。单元晶体管CTR1的漏极与位线BL相连，以及源极通过源极线SL与接地端子相连。

图3是示出了图1和图2中所示的NOR类型的闪存设备的传统读取操作的电路图。当选择了单元晶体管CTR10时，选择了与单元晶体管CTR10相连的字线S_WL和位线S_BL。与其它行单元晶体管中的其它单元晶体管CTR12-15相连的其它字线US_WL未被选择，与单元晶体管CTR11、CTR13、CTR15相连的位线US_BL未被选择。所选位线S_BL是通过响应于列选择信号yi来使用列通过晶体管SW1而将该位线耦合到读出放大器S/A而选择的。通过响应于另一个列选择信号yj来将列通过晶体管SW2断开，将未选择的位线US_BL与读出放大器S/A分开。

例如，在读取操作中，当给所选字线S_WL施加5V电压，而给未选择的字线US_WL施加0V电压时，与所选字线S_WL和所选位线S_BL相连的所选单元晶体管CTR10是“关”单元，单元电流Icell近似为零，这使得对其预先加压的所选字线S_WL的电压保持为逻辑“高”值。如果所选单元晶体管CTR10是“开”单元，则单元电流Icell具有较大值，这使得所选位线S_BL的电压在经过一定时间量之后接近逻辑“低”。为了读出所选单元的状态，响应于列选择信号yi，在适当的时间点处打开读出放大器S/A，并执行读出和放大操作。

图4是示出了NOR类型的闪存设备的传统编程操作的电路图。为了将预预字线S_WL和位线S_BL相连的所选单元晶体管CTR20编程(program)为“关”条件，给所选字线S_WL施加例如10V的编程电压。给所选位线S_BL施加例如5V的偏置电压，而将与未选择的单元晶体管CTR21、CTR22相连的未选择的字线US_WL、源极线SL、以及未选择的位线(未示出)接地。这个偏置条件支持使用沟道热电子(CHE)注入的编程方案，其中，通过将热电子注入所选单元CTR20的浮置栅来增加该单元晶体管的阈值电压。已编程的闪存单元CTR20防止电流从其漏极区流到其源极区。

图5是示出了用于NOR类型的闪存设备的传统擦除操作的电路图。为了擦除存储单元晶体管CTR51，使位线BL和源极线SL浮置(float)。给字线WL施加例如-8V的负电压。给单元晶体管CTR51的衬底施加例如8V的体(bulk)电压Vbulk。字线电压和衬底(体)电压都是示例，也可以使用其它电压电平。浮置栅中的电子凭借Fowler-Nordheim(FN)隧道效应穿过隧道氧化层到达半导体衬底。可以通过在存储单元CTR51的浮置栅和半导体衬底之间形成相对高的电场来引起隧道效应。