[发明专利]用于电编程半导体存储单元的方法及电路

说明书

技术领域

本发明总体涉及固态存储器领域，尤其涉及半导体存储器，以及更具体地说涉及非易失性半导体存储器。特别地，本发明涉及电可编程的，即可电改变其信息内容的非易失性存储器类别。

背景技术

当需要或希望在即使不提供电源的情况下仍然保存存储在存储器件中的数据时，在多个应用中通常使用非易失性存储器件(简称为，非易失性存储器)。

在这类非易失性存储器中，电可改变存储器，尤其电可编程且可擦除存储器，例如快闪存储器，在要存储的数据不是不可变的，相反有时有必要存储新数据，或更新以前存储的数据(相反，用于微处理器的统一(consolidated)微代码是不希望被改变的数据实例)的那些应用中变得很流行。

诸如快闪存储器的大多数电可编程、非易失性存储器，具有由MOS晶体管形成或包括MOS晶体管的存储单元，所述MOS晶体管具有采用浮动栅电极形式的电荷存储元件，电荷可以注入其中以便改变MOS晶体管的阈值电压。

典型地，半导体存储器件包括多个半导体存储单元，其例如排列成行和列以便形成存储单元的矩阵(“存储器矩阵”)。

根据存储单元在存储器矩阵中的互连方式，可定义两类快闪存储器：一类具有所谓的NOR结构，或NOR快闪存储器，以及另一类具有所谓的NAND结构，简称为NAND快闪存储器。大约说来，在NOR结构中，相同矩阵列的存储单元并行连接相同的位线，而在NAND结构中，相同矩阵列的存储单元组串行互连以便形成相应串(string)(有时也称为“栈”)；几个串彼此并行地连接到相同的位线。与NOR快闪存储器相比，NAND快闪存储器更紧凑(在存储器矩阵中需要低数量的电接触)，且它们还更适合例如像数字图像的文档存储的应用。

在具有NOR结构的存储器中，读出放大器被提供用于感测即读取存储单元的内容，而编程加载电路用于编程，即将信息写入存储单元。典型地，八个或十六个读出放大器，以及一样多的编程加载电路被设置在存储器中，以能够并行感测和编程八个或十六个存储单元。

在具有NAND结构的存储器中，理想地将存储空间分成多个存储页，每页相应于一组存储单元，其在工作中同时即相互并行地被访问，即被读或被写。每组中存储单元的数量决定存储页的大小(即，比特数量)。8192(8K)个单元的存储页非常典型，但是也会遇到更大的存储页，例如16384(16K)个单元的存储页。称为“页缓冲器”的电路配置典型地提供在NAND快闪存储器中，用于管理以下操作：读取所选择存储页的存储单元中存储的信息，或改变存储页的内容，尤其是向其中写入新信息。很一般地说，页缓冲器包括缓冲寄存器，其中在取决于存储器的I/O终端的数量，在以例如八或十六比特的组块(chunk)串行输出之前，暂时地存储从选择页的存储单元中读取(并行)的数据；类似地，当将要把数据要写入存储器时，用串行收到的以所述八或十六比特组块串行接收的数据补充页缓冲器，以及在页缓冲器最终充满后，数据并行的写入所选择的存储页的存储单元中。

还根据每个存储单元可存储的信息的数量分类存储器件。每个存储单元能存储两比特信息的存储器件称作“两级”存储器，而每个存储单元能存储两个以上信息比特的存储器件称为“多级”存储器。通常，存储单元的编程状态通过包括在存储单元中的MOS晶体管的阈值电压来限定。在两级存储器中，相应于存储单元的MOS晶体管的阈值电压的两个值(或在两个不同值范围内的值)，每个存储单元可被编程成两个相异编程状态中的一种。特别地，四级存储器是已知的，其存储单元可被编程成四个不同编程状态中的任何一个，每个与它们适合于存储的比特对的相应的逻辑值相关。在适合存储二比特的存储单元中，包括在一般存储单元中的MOS晶体管的阈值电压值可采用四个不同值(或在四个不同值范围内的值)中的一个。

编程所选择存储单元典型地要求给要编程的存储单元施加编程脉冲序列，其中每个编程脉冲包括在预定时间给要编程的存储单元施加预定偏压(编程电压)。写入存储单元的数据(或相应数据)首先被锁存到提供在编程加载电路中或页缓冲器中的易失性锁存元件中；锁存的数据决定存储单元是否必须接收编程脉冲。