[发明专利]用于结晶化半导体膜的方法和由该方法结晶化的半导体膜

说明书

技术领域

本发明总体上涉及集成电路(IC)制造，更具体的说，涉及使用掩埋晶种层间(interlevel)结晶化方法的双栅薄膜晶体管(DG-TFT)制造工艺。

背景技术

对于用于TFT应用的硅(Si)薄膜的混合连续晶粒硅(CGS)处理，“1脉冲(1-shot)”工艺是能提供晶粒间界在结晶膜中的位置控制的高产量方案。

激光脉冲一般被称为“脉冲(shot)”，并且1脉冲工艺使用单个激光脉冲退火膜。该方法有两种主要的实施方式，其影响所得到的微结构，或者在结晶化之前预构图Si岛，或者不这样做。在任一种情况下，通过在除需要预先定位的晶种的地方以外的所有区域中完全熔化Si膜来引起位置控制，以便开始过冷熔化的结晶化。

一般，该晶种通过下述步骤被放置：首先利用500SiO₂盖层封装Si层(被预构图或没有被构图)，沉积足够厚的Si层(大约2,000)，然后构图该Si层以留下将遮蔽来自下面的Si有源层的受激准分子激光辐射的点或线。

这些点或线必须足够大以保持Si下层的足够宽的区域被照射，以便解决横向热扩散。典型的宽度为大约3-4微米(μm)。当周围熔化的Si在平衡温度以下开始冷却时，晶种开始横向生长到周围区域中。

图1是描述对于“1脉冲”位置控制结晶化方案，利用遮蔽Si层(点)预构图Si有源层的透视图(现有技术)。图1示出了70°倾斜的样品，其具有预构图的Si岛和覆盖Si层以引起横向生长。照射时，晶种开始从遮蔽点以下生长，然后在螺旋形物周围和Si岛的其余部分中继续进行横向生长。

在上述方法的许多实施例中，该点最终必须被去除，这对于随后的TFT制造步骤(例如，注入、接触孔形成、和平面化)来说可能是有问题的。去除该点需要Si遮蔽层的受控的干法刻蚀、在TMAH中的湿法腐蚀，或(对于未被构图的Si有源层)在稀释的HF中的腐蚀以钻蚀所述线和点并使得它们被剥离。

更好的方法是通过可以在结晶化之后留在原位的装置(通过接触孔)为横向生长提供晶种，所述装置不会干扰随后的处理步骤。

发明内容

如果Si有源层的预定区域能够被留下与可以用作横向生长的晶种的固体(即未熔化的)Si区接触，那么“1脉冲(1-shot)”位置控制结晶化方案能够被增强。由于多种原因，包括与3D体系结构的更好的兼容性和改善的生产量，希望利用单脉冲结晶化更大的区。常规的定向凝固方法不再足以满足目前利用各种3D体系结构(例如，背栅TFT、平面TFT、和双栅TFT)的共同集成的设计。为了更好地实现3D结构的结晶化，本发明使用背栅作为为横向生长提供晶种的装置并且控制晶粒间界相对于TFT的有源沟道的位置。

因此，提供了一种方法，用于使用掩埋晶种1脉冲层间结晶化工艺结晶化半导体膜。该方法形成具有结晶结构、覆盖在透明衬底上面的第一半导体膜。形成覆盖在第一半导体膜上面的绝缘体层，并且在绝缘体层中形成开口，该开口暴露第一半导体膜顶表面的一部分。然后，形成覆盖在绝缘体层上面的具有非晶结构的第二半导体膜。一般，第一和第二半导体膜是Si，并且绝缘体层通常是氧化物或氮化物。第二半导体膜被激光退火。在一个方面中，该退火利用单激光脉冲来完成。响应于激光退火，第二半导体膜完全熔化并且第一半导体膜局部熔化。使用未熔化的第一半导体膜作为晶种，结晶化第二半导体膜。

该方法的一个方面包括在利用来自第二激光源的至少一个激光能量密度(fluence)脉冲熔化第二半导体膜之前，利用来自第一激光源的至少一个激光能量密度脉冲F(J/cm²·脉冲)预加热衬底。

在一个应用中，第一半导体膜形成覆盖在衬底上面的底栅，绝缘体层形成底栅电介质，以及第二半导体层形成有源Si层。更具体地说，该底栅具有第一部分和第二部分，并且在该栅电介质中形成覆盖在底栅第一部分上面的通孔(通路接触孔)。底栅第一部分通过退火被局部熔化，并且底栅第二部分用作结晶化有源Si层的晶种。

下面提供上述方法的另外的细节。

通过下面的描述，本发明的另外的目的、特征和强度将变得清楚。另外，由以下参考附图的说明，本发明的优点将变得明显。

附图说明

图1是描述对于“1脉冲”位置控制结晶化方案利用遮蔽Si层(点)预构图Si有源层的透视图(现有技术)。

图2是底栅的平面图，其解释了使用掩埋晶种1脉冲激光退火工艺结晶化双栅TFT(DG-TFT)的过程中的步骤。