[发明专利]电路基板及其制造方法

说明书

技术领域

本发明涉及，在绝缘基板中埋入截面呈梯形的布线图、并与布线图的粘合性高的电路基板，以及此类在绝缘基板中形成有截面呈梯形布线图的电路基板的制造方法。

背景技术

为了在电子设备中组装LSI等电子元器件而使用电路基板。该电路基板，是使用在聚酰亚胺等绝缘薄膜上用粘接剂层叠了铜箔的三层薄膜，通过蚀刻法而形成，但随着所形成的布线图的线宽度变窄，而代替所述的三层薄膜，使用具有更薄金属层的两层CCL、通过Subtractive法形成具有超精细图形的COF(Chip On Film)等。在此类超精细图形的COF等中，导体顶端宽度变窄，并伴随着导体的底部也会变窄。因此需要将铜箔的厚度变薄。但是，如果导体的厚度变薄，则会成为导体电阻值变高，导致所组装的电子元器件与内引线之间的连接可靠性下降的原因。而且，该COF，例如在使用液晶元件上所形成的端子和各向异性导电性粘接剂，进行各向异性导电时，容易产生导电不良的情况。

形成布线图的方法除了减成(Subtractive)法之外，还有半加成(Semiadditive)法，可根据该方法使导体变厚。该方法能使导体的厚度变厚，但需要去除为了形成导体层而形成的晶粒层，而在去除该晶粒层的工序中所形成的导体宽度会变细。因此，形成20μm以下的精细节距的导体时，出现该导体与基底材料之间的粘合强度不够、并发生导体剥落的问题。

而且，形成20μm以下的精细节距的布线图时，由于在晶粒层(Ni-Cr合金)的蚀刻工序中不能去除的布线之间残渣的影响，而容易发生Ni或铜的迁移。

可是，使用粘接剂在绝缘薄膜上粘贴电解铜箔而形成的三层薄膜来制造电路基板时，需要在电解铜箔的粗糙面(M面)上进行瘤化处理，使电解铜箔和绝缘薄膜之间的粘合性提高，但由于该附着的瘤而在电解铜箔底部上的布线切片容易变得不良，比两层COF更难形成精细节距的布线图。而且，该方法即使增加电解铜箔的厚度也需要瘤化，并且因上述的理由，使用很薄的铜箔是有一定限度的。

但是，为了提高电子元器件的散热性而强烈需要内引线外伸的三层精细节距TAB。

在如上所述的现有电路基板中，通过将布线的节距宽度变窄，使布线的宽度变窄，则布线与绝缘层之间的粘合性下降，并且，布线的宽度也不固定，由于布线宽度的变化、布线的电阻值等布线特性的变化幅度也变大，在精细节距的布线中，因该特性等的变化幅度过于大，而明显不适合形成精细节距的布线。

而且，在日本特开2006-49742号公报(专利文献1)的权利要求书中公开了一种发明，即“在其上使用抗蚀剂形成反向的电路图的树脂基板上进行镀铜，在所述树脂基板的镀铜图上将半固化状态的树脂薄膜压成薄片后，剥离所述附着抗蚀剂的树脂基板，通过在所述镀铜图中埋入树脂而使表面平坦，将布线的法向面制成扁平且呈长方形状的载带的制造方法”。但是，通过该方法所获得的布线图，其截面形状是长方形，无法形成截面为梯形形状的布线。

专利文献1：日本特开2006-49742号公报

发明内容

本发明的目的是提供一种即使将布线节距宽度变窄、形成很细的布线宽度时，也与绝缘基板之间的粘合性高，布线图不会从绝缘基板剥离的具有新形态的电路基板。

并且，本发明的另一目的是提供，形成如上所述的新布线图的方法。

本发明的电路基板，由绝缘基底材料，以及在绝缘基底材料内埋入布线图主体部分的同时，至少其上端部分露出在该绝缘基板表面而形成的布线图所构成，其特征在于，该布线图上端部分的截面宽度，比被埋入的该布线图下端部分的截面宽度窄，且形成该布线图上端部分的金属的电负性，比形成布线图主体部分的金属的电负性大。

而且，本发明的电路基板优选为，在绝缘基底材料中埋入所述布线图的主体部分，该布线图上端部分的上面露出在绝缘基底材料的表面。

并且本发明的电路基板还优选为，在所述布线图下端部分的下面形成有镀瘤层，且该布线图中至少镀瘤层被埋入绝缘基底材料中。

而且，本发明的电路基板优选为，从所述布线图的下端部分沿着布线图法向面长度的至少20％被埋入绝缘基底材料中。