[发明专利]一种有源驱动TFT矩阵结构及其制造方法

说明书

技术领域

本发明涉及一种液晶显示器(LCD)结构及其制造方法，尤其涉及液晶显示器中一种有源驱动薄膜晶体管(TFT)矩阵结构及其制造方法。

背景技术

近年来，随着数字化电视的普及，传统的CRT显示由于其数字化困难，以及体积大、重量大和有辐射等缺点，已经出现了被新一代显示技术替代的趋势，代表性的新显示技术有PDP、OLED、LCD等。其中，LCD由于具有重量轻，体积薄、无辐射、耗电量小及显示分辨率高等优点，已开始大量普及，开始成为主流产品。

LCD显示技术的阵列工艺普遍采用BCE(背沟道刻蚀)结构与ES(刻蚀阻断)结构；其中BCE结构由于其能减少掩膜(Mask)工艺次数，能减少沟道长度等优点，在现阶段被普遍采用。

但是已有的LCD技术仍然有待提高。现有的TFT大多为n型，当施加正极性的栅电极电压脉冲Vg时为导通状态，施加于漏电极的电压Vs写入到由存储电容Cs以及液晶层电容Clc组成的负载电容之中；当栅电极电压为0V时，TFT成为断开状态，写入于负载电容的电荷被保持，对液晶层继续施加电压Vlc＝Vp-Vcom.其中Vp为负载电容的电压，Vcom为夹液晶层的公共电极的偏压，这种状态一直保持到下一次TFT变为导通状态，下一次写入工作开始为止。但是，保持状态负载电容的电压Vp和写入时的负载电容的电压Vpo并不一致，产生差值ΔP＝Vpo-Vp，这是由于各种寄生电容产生电荷重新分配造成的，ΔP的漂移量最好预先用信号电压的驱动电路进行修正，但一般简便的方法是在设计时使ΔP非常小，并通过调整Vcom电压，以补偿平均漂移量， 当补偿不够充分时，液晶层有直流分量施加，因液晶层中的可移动离子等的影响产生V-Block Mura(竖直带状显示不均匀区域)现像，严重影响画面显示品质。

图1a所示是现有技术阵列平面结构一个像素单元的示意图；图1b是其A-A区域的截面示意图。如图1a和图1b所示，该阵列结构包括：一组栅线1和与之垂直的一组数据线5，相邻的栅线和数据线定义了像素区域。每一个像素包含有一个TFT开关器件和像素电极10。TFT器件由栅电极2、栅电极绝缘层4、半导体有源层3、以及源电极6和漏电极7组成。钝化层8覆盖在上述各部分上，并在漏电极7上方形成过钝化层的过孔9。像素电极10通过钝化层的过孔9与TFT的漏电极7相连接。像素电极10一部分和栅线突出部分11一起形成存储电容。

图1b中标示的像素电极10和数据线5之间由于栅电极绝缘层4形成寄生电容Cpd，Cpd的大小与像素电极10和数据线之间的高度差T1密切相关，由于Cpd过大，造成负载的电压漂移⊿P过大，从而造成V-Block Mura，严重影响画面品质。

上述结构可通过如下工艺制作方法制备。

首先在玻璃基板上沉积栅金属，然后通过栅线掩膜(Gate Mask)和栅线刻蚀(Gate Etch)工艺形成栅线1，栅线突出部分11用作后续形成存储电容，栅电极2，如图2所示；然后沉积栅电极绝缘层4，非晶硅层和N+硅层，通过有源层掩膜(Active Mask)和有源层刻蚀(Active Etch)形成半导体有源层3，如图3a和3b所示；之后沉积源漏(SD)金属层，通过源漏电极掩膜(SD Mask)和源漏电极刻蚀(SD Etch)形成数据线5和源电极7及漏电极6，如图4a和4b所示；接着沉积钝化层(PVX)8，通过钝化层掩膜(PVXMask)和钝化层刻蚀(PVX Etch)形成过孔9；最后沉积像素电极(ITO)层，通过像素电极掩膜(ITO Mask)和像素电极刻蚀(ITO Etch)形成像素电极10并通过过孔使像素电极10与源电极7接触导通，如图5a和5b所示。

发明内容

本发明的目的是为了克服现有技术的缺陷，提供一种有源驱动TFT矩阵结构，通过在栅电极绝缘层上形成栅电极绝缘层过孔，来增大像素电极和数据线之间的间距，从而有效减少像素电极和数据线两者之间的寄生电容。

为了实现上述目的，本发明提供一种有源驱动TFT矩阵结构，包括：

一基板；

一栅线和栅电极，形成在所述基板之上；

一栅电极绝缘层，形成在所述栅线及栅电极和基板之上，并在所述相邻的栅线之间形成有栅电极绝缘层过孔；

一数据线，部分形成在所述栅电极绝缘层之上，部分形成在所述相邻的栅线之间栅电极绝缘层过孔中，并和栅线交叉定义一像素单元；

其中每一像素单元至少包括以薄膜晶体管器件和一像素电极。