[发明专利]多次可编程存储器及其制造方法

说明书

技术领域

本发明涉及一种半导体器件，且特别涉及一种能够提升数据保持力(dataretention)的多次可编程存储器及其制造方法。

背景技术

多次可编程存储器(Multi-Time Programmable Memory，MTP)器件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种存储器器件。

典型的多次可编程存储器器件，一般是以掺杂多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。浮置栅极位于控制栅极和基底之间，且处于浮置状态，没有和任何电路相连接。控制栅极则与字线(Word Line)相接。此外，还包括隧穿氧化层(Tunneling Oxide)和栅间介电层(Inter-GateDielectric Layer)分别位于基底和浮置栅极之间以及浮置栅极和控制栅极之间。

多次可编程存储器器件较常发生的问题为数据保持力(data retention)差的问题。造成多次可编程存储器器件的数据保持力差的主要因素之一是控制栅极与浮置栅极之间的栅间介电层。亦即，多次可编程存储器器件的数据保持力可以取决于控制栅极与浮置栅极之间的栅间介电层的品质。

已知的多次可编程化存储器器件的工艺如下。首先，形成一层多晶硅层与一层掩模层，然后图案化掩模层与多晶硅层，经图案化的多晶硅层作为浮置栅极。进行高压器件(High voltage device)的栅氧化层的成长工艺，以形成高压器件的栅氧化层。接着，移除掩模层，再依序进行中压器件(Mediumvoltage device)与低压器件(Low voltage device)的栅氧化层的成长工艺，以分别形成中压器件与低压器件的栅氧化层，并同时在浮置栅极顶部形成氧化硅层作为栅间介电层。之后，再形成控制栅极。在上述工艺中，由于浮置栅极顶部的栅间介电层是在中压器件与低压器件的栅氧化层的成长工艺中形成的，因此其厚度通常小于150埃，而使栅间介电层中存在有缺陷。当控制栅极与浮置栅极之间的栅间介电层中有缺陷存在时，储存于浮置栅极中的电荷经由上述缺陷进入控制栅极，就容易造成器件的漏电流。而且，在浮置栅极的顶角部与控制栅极之间的栅间介电层厚度更薄，更容易在浮置栅极的顶角部与控制栅极之间形成漏电流，而影响器件的可靠度。

发明内容

本发明提供一种多次可编程存储器及其制造方法，其在浮置栅极与控制栅极之间设置有栅间介电层，此栅间介电层在浮置栅极的边缘部分的厚度大于在浮置栅极的中心部分的厚度，因此能够提升数据保持力。

本发明提供一种多次可编程存储器及其制造方法，其工艺简单，其浮置栅极具有圆化的顶角能够提升数据保持力。

本发明提供一种多次可编程存储器及其制造方法，其工艺简单，可以周边电路的器件工艺整合在一起，而可以减少制作成本。

本发明提出一种多次可编程存储器，其包括隧穿介电层、浮置栅极、第一栅间介电层、控制栅极。隧穿介电层设置于基底上。浮置栅极设置于隧穿介电层上。第一栅间介电层设置于浮置栅极上，其中第一栅间介电层在浮置栅极的边缘部分具有第一厚度、在浮置栅极的中心部分具有第二厚度，第一厚度大于第二厚度。控制栅极设置于第一栅间介电层上。

依照本发明的实施例所述的多次可编程存储器，上述的浮置栅极具有圆化的顶角。

依照本发明的实施例所述的多次可编程存储器，上述的多次可编程存储器还包括第二栅间介电层。第二栅间介电层设置于该浮置栅极的侧壁。

依照本发明的实施例所述的多次可编程存储器，上述的控制栅极延伸设置于第二栅间介电层上。

依照本发明的实施例所述的多次可编程存储器，上述的第一栅间介电层与该第二栅间介电层的材料包括氧化硅。

依照本发明的实施例所述的多次可编程存储器，上述的控制栅极的材料包括掺杂多晶硅。

依照本发明的实施例所述的多次可编程存储器，上述的浮置栅极的材料包括掺杂多晶硅。

依照本发明的实施例所述的多次可编程存储器，上述的隧穿介电层的材料包括氧化硅。

本发明的多次可编程存储器中，由于第一栅间介电层在浮置栅极的边缘部分的厚度大于在浮置栅极的中心部分的厚度。因此在浮置栅极的顶角与控制栅极之间较不易形成漏电流。而且，浮置栅极的圆化的顶角可以避免电场集中、形成尖端放电，而可以避免器件漏电流，提升数据的保持力。