[发明专利]感光二极管的制作方法

说明书

技术领域

本发明涉及一种感光二极管的制作方法，特别涉及一种可以避免在进行离子注入时对感光区的晶格造成损害的感光二极管的制作方法。

背景技术

互补式金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)图像感测器(image sensor)为现今一种普遍的固态图像感测元件，且CMOS图像感测器已有日渐取代电荷耦合装置(charge-coupled device，CCD)的趋势，因为CCD的耗电量高、工艺繁复、而且不易与控制电路或是信号处理电路整合，因此CCD芯片的体积难以缩小。而CMOS图像感测器的是以传统的半导体工艺制作，因此具有制作成本较低以及元件尺寸较小的优点，此外，CMOS图像感测器还具有高量子效率(quantum efficiency)以及低读出噪声(read-out noise)等优势，因此已广泛应用在个人计算机相机(PCcamera)以及数字相机(digital camera)等电子产品上。

传统CMOS图像感测元件的像素单元包括有设于基底中的感光二极管。另提供有转移栅极(transfer gate)用来将产生在感光二极管内的光电电荷移转至浮置的扩散区域(floating diffusion)。前述浮置的扩散区域一般又与从源极随耦器晶体管(source follower transistor)的栅极耦合。从源极随耦器晶体管提供输出信号予一列存取晶体管(row select access transistor)，且该列存取晶体管具有栅极。另一晶体管，具有栅极，也就是所谓的重置晶体管(resettransistor)，则是用来重设浮置的扩散区域，使其回复到某个电荷准位。在各晶体管的栅极的两侧另提供有N型掺杂漏极/源极区域(N-type dopedsource/drain regions)。此外，靠近转移栅极的浮置的扩散区域通常亦为N型掺杂。

在上述的CMOS图像感测元件的像素单元中，感光二极管通常包括PNP结区域，其是由表面P型栓固层(surface P+pinning layer)、N型掺杂区以及P型掺杂阱所构成，由于感光二极管包含有两个P型区域，因此可以将夹在其中的N型掺杂区完全耗尽。另外，此感光二极管主要系依照其感光区所产生的光电流来处理信号数据，例如感光区在受光状态所产生的光电流(lightcurrent)代表信号(signal)，而感光区在不受光状态所产生的暗电流(darkcurrent)则代表噪声(noise)，因此感光二极管可以利用信号噪声比(signal/noise)的强弱方式来处理信号数据。

图1至图6绘示的是已知CMOS图像感测器的工艺。如图1所示，提供包含P型掺杂阱的基底10，接着在基底10中形成STI结构12，然后利用离子注入将P型掺杂剂掺入基底10中，再形成P型掺杂区14，用来调整转移栅极的阈值电压(threshold voltage)以及栓定感光二极管的表面电压(surfacevoltage)。

接着如图2所示，形成在基底10上介电层(未显示)，再在介电层上形成导电层(未显示)。然后对此导电层与介电层进行黄光暨蚀刻工艺，以在基底10上形成各晶体管所需的栅极，例如图2中的转移栅极，其包含绝缘层16以及导电体18。

如图3所示，随后形成绝缘层20全面覆盖基底10以及导电体18。之后如图4所示，以图案化的第一光刻胶22定义出感光二极管区域23并进行N型离子注入工艺，用以将N型掺杂剂掺入感光二极管区域23之下的基底10中，形成N型掺杂区24。

如图5所示，移除第一光刻胶22，再以图案化的第二光刻胶26定义感光二极管区域23，接着进行P型离子注入工艺，以在感光二极管区域23掺入P型掺杂剂形成P型掺杂区28，完成感光二极管的工艺。

在移除第二光刻胶26之后，如图6所示，再以图案化的第三光刻胶(未显示)为掩模，在导电体18的一侧掺入N型掺杂区30，完成有源像素感测器的工艺。

另外，在美国专利案US2006/0138471中亦提出了另一种CMOS图像感测器的工艺，其工艺如以下图7至图13所绘示。

如图7所示，提供包含P型掺杂阱的基底110，接着在基底110中形成STI结构112，然后利用离子注入将P型掺杂剂掺入基底110中，形成掺杂区114，以调整有源像素感测器的阈值电压以及栓定感光二极管的表面电压。