[发明专利]具有凹陷栅极的半导体器件及其制造方法

说明书

相关申请

本发明要求享有分别于2006年6月30日及2006年12月8日提交的韩国专利申请KR 10-2006-0060292及第KR 10-2006-0124735的优先权，在此以引用方式并入上述韩国专利申请案的全部。

技术领域

本发明涉及一种半导体器件，以及更具体而言，涉及一种具有凹陷栅极的半导体器件及一种制造该半导体器件的方法。

背景技术

最近，随着半导体存储器件的高度集成，器件的尺寸缩小及图案变得较细。由于器件的尺寸变得较小，因此栅极沟道长度亦减少，以致于信息的操作速度或输入/输出速率因短沟道效应、热载流子效应等所造成的漏电流而变得较慢。

为了防止此现象，已提出用以确保沟道长度的各种构造的凹陷栅极。其中，球形凹陷栅极在近年来已被实际使用且被积极地研究，因为它具有可有效确保通道长度的优点。球形凹陷栅极设置为具有垂直形状的上部及球形形状的下部。

图1说明用以表示制造在半导体器件中的凹陷栅极的典型方法的剖面图。在半导体衬底11的预定区域中形成器件隔离结构12以限定有源区及场区域。选择性地蚀刻有源区的半导体衬底11以形成球形凹陷13。球形凹陷13具有垂直的上部分3A及球形下部13B。在半导体衬底11上形成栅极绝缘层14，其中在半导体衬底11处形成有球形凹陷13。在栅极绝缘层14上成栅极导电层，使得栅极导电层被填入球形凹陷13内且突出高于半导体衬底11的上表面。在此，该栅极导电层包括连续堆叠的多晶硅多晶硅层15及金属或金属硅化物层16。

如以上所述，球形凹陷栅极是用以加宽沟道长度。然而，因为球形凹陷13的垂直的上部13A较窄，而该球形下部13B是圆形的，所以无法完全将多晶硅多晶硅层15填入球形部分13B，以致于在多晶硅多晶硅层15中出现接缝(seam)A。

此外，使用各向同性蚀刻工艺以形成球形凹陷13的球形下部13B，这导致另一局限：在垂直的上部13A与球形部分13B接合处具有尖锐部分B。尖锐部分B对器件特性具有不利影响，例如栅极绝缘层14的变坏。

图2说明用以表示依据该典型方法之局限的透射电子显微镜(TEM)显微图。可能无法完全将多晶硅层填入凹陷，因而在多晶硅层中出现接缝。

发明内容

公开内容的实施方案是关于提供一种具有凹陷栅极的半导体器件及一种制造该半导体器件的方法，其可防止在沉积用于栅极电极的导电图案时至少部分由于浅凹陷而出现接缝，并且尽管存在该浅凹陷仍可通过使用外延半导体层以确保高度集成器件所需的足够沟道长度。

依据该公开内容的一些方面，提供一种具有凹陷栅极的半导体器件，包括：具有凹陷的半导体衬底；用于栅极电极的导电图案，其填充凹陷及具有突出高于半导体衬底表面的延伸部分；外延半导体层，具有上表面并且布置在半导体衬底之上；以及栅极绝缘层，布置在外延半导体层与导电图案之间及半导体衬底与导电图案之间。

依据其它实施方案，提供一种制造具有凹陷栅极的半导体器件的方法，该方法包括：在半导体衬底中形成一凹陷，其中半导体衬底具有上表面；在凹陷的表面上形成第一栅极绝缘层；形成用于栅极电极的导电图案，其中导电图案填充凹陷及具有突出高于半导体衬底的上表面的延伸部分；在导电图案的延伸部分的侧表面上形成第二栅极绝缘层；以及在半导体衬底上外延生长半导体层至导电图案的上表面。

依据其它实施方案，提供一种制造具有凹陷栅极的半导体器件的方法，该方法包括：在半导体衬底中形成凹陷，其中半导体衬底具有上表面；在凹陷的表面上形成第一栅极绝缘层；以及形成用于栅极电极的导电图案，其中导电图案填充凹陷及具有突出高于半导体衬底的上表面的延伸部分。

依据其它实施方案，提供一种具有凹陷栅极的半导体器件，包含：具有凹陷的半导体衬底；以及用于栅极电极的导电图案，其填充凹陷并具有突出高于半导体衬底的表面的延伸部分。

附图说明

图1说明用以表示制造在半导体器件中的凹陷栅极的典型方法的剖面图。

图2说明用以表示该典型方法的局限的透射电子显微镜(TEM)显微图。

图3说明依据该公开内容的一些实施方案的半导体器件的凹陷栅极结构剖面图。

图4A至4F说明用以表示依据该公开内容的一些实施方案制造在半导体装中凹陷栅极的方法的剖面图。

具体实施方式