[发明专利]使用凸块的印刷电路板及其制造方法

说明书

相关申请交叉参考

本申请要求2006年4月11日向韩国知识产权局提交的韩国专利申请第2006-32635号(公开号为KR728754)的权益，其全部内容结合于此作为参考。

技术领域

本发明涉及一种使用凸块(bump)的印刷电路板及其制造方法，更具体地，涉及一种通过共同堆叠(collectively stacking)多层而形成的印刷电路板及其制造方法。

背景技术

通过应用加成法或减成法在芯板(诸如覆铜箔层压板(CCL)，等)的表面上形成内层电路，以及用与形成内层电路相同的方法通过按次序堆叠绝缘层和金属层来形成外层电路，已经制备了传统的多层印刷电路板。

随着电子元件方面的发展，需要可以改善HDI(高密度互连)板的性能的技术，层间电连接和微型电路布线的概念已经用于该HDI板以获取更高密度的印刷电路板。即，为了改善HDI板的性能，需要一种提供层间电连接和适当自由度的技术。

镀铜等在芯板的表面上以及通孔的内周面上形成镀层；接着，通过应用加成法或减成法等在芯板的表面上形成内层电路；以及检查电路。

接着，通过表面处理和堆叠RCC(涂树脂铜箔)等工序进行构建(build-up)工艺，且通过激光钻孔等形成用于电路间的层间电连接的通孔，并对通孔的表面进行电镀，之后在堆叠板的表面上形成外层电路且检查该电路。为了增加更多层电路，重复进行表面处理及堆叠RCC等、形成通孔、电镀通孔的表面、以及其后形成外层电路的工艺。重复进行这种构建工艺，以形成期望数量的电路层。

然而，用于多层印刷电路板的传统制造工艺不能满足根据使用产品(例如，行动电话等)价格的降低而降低成本的需求以及为提高生产力而缩短交付周期(lead time)的需求，因此，需要可以解决这些问题的新的制造工艺。

为了简化相关技术的复杂过程以及为了通过共同堆叠工序快速、廉价地制造多层印刷电路，所谓的“B2IT”(埋入凸块互连技术)已经被商业化，该技术使得能够通过在铜箔3上印刷膏状物以形成凸块2′，并在铜箔3上堆叠绝缘材料1以预制膏状凸块板(pastebump board)而进行简单且方便的堆叠过程，如图1所示。

膏状凸块板的相关技术包括一种发明，该发明使用具有由形成在铜箔上的导电膏制成的凸块的膏状凸块板，以使得能够进行高密度电子元件端子间的简单且容易的互连。然而，其仅通过膏状凸块板实现全层IVH(填隙导通孔)，因此，它具有脆弱的结构，且由于通孔加工的限制，也存在减少板的厚度以用作内层芯板方面的限制。而且，在保证层间电连接和自由度以改善HDI或BGA板的性能并提供极好的散热效果上存在困难。

发明内容

本发明提供了一种制造印刷电路板的方法及由此方法制造的印刷电路板，其中，通过反向脉冲电镀(reverse pulse plating)填充芯板的通孔，从而，其使得能够制造具有大于100μm厚度的芯板(该厚度对于传统技术来说已经是加工极限了)，并在厚的绝缘层上形成凸块(迄今为止很困难)。

本发明进一步提供一种制造印刷电路板的方法及由此方法制造的印刷电路板，该方法可以抵抗在堆叠过程中由于芯板增加的强度而产生的膏状凸块的压力，易于层之间连接，提供极好的散热效果，以及能够共同堆叠芯板，这是传统方法所不能的。

本发明进一步提供一种制造印刷电路板的方法及由此方法制造的印刷电路板，其中，由于通过并行电镀处理的连续工作而可以减少制造时间，且可以省略用于形成窗部(window portion)以形成盲孔的过程。

根据本发明的实施例，其提供一种制造使用凸块的印刷电路板的方法，该方法包括：在芯板上形成通孔；通过填充电镀(fill-plate)填充该通孔和在芯板的表面上形成电路；将芯凸块(core bump)连接在通孔形成位置处的至少一个表面上；设置(固定)芯凸块；在芯板的至少一个表面上堆叠绝缘材料，从而使得芯凸块穿过绝缘材料；在绝缘材料上堆叠导电层；以及在导电层的表面上形成电路，其中，填充电镀可以是反向脉冲电镀。

此处，可以进一步包括在电路上共同堆叠至少一个膏状凸块板的工艺，其中，至少一个膏状凸块板可以通过将膏状凸块连接在铜箔的一个表面上、设置膏状凸块、以及在铜箔的一个表面上堆叠第一绝缘材料以使膏状凸块穿过第一绝缘材料而形成。

在芯板的至少一个表面上堆叠绝缘材料的工艺中，绝缘材料和镀层可以形成涂树脂铜箔(RCC)。

此外，填充电镀可以在包含在芯板中的具有100-400μm厚度的绝缘材料上进行。