[发明专利]沟槽型双层栅功率MOS结构实现方法

说明书

技术领域

本发明属于半导体制造领域，涉及半导体器件制造工艺，特别涉及一种沟槽型双层栅功率MOS结构实现方法。

背景技术

沟槽型双层栅功率MOS器件具有击穿电压高，导通电阻低，开关速度快的特性。在沟槽型双层栅功率MOS器件，一种实现方法是浮置第一层多晶硅，图1为一浮置第一层多晶硅的沟槽型双层栅功率MOS器件结构示意图，硅片100背面作为漏极，沟槽110里从下往上依次为：厚栅氧化层102，位于第一层多晶硅103填充的沟槽部分四周；其上为第一层多晶硅103；高密度等离子体氧化膜104(HDP oxide)；第二层多晶硅105，在其填充的沟道四周淀积了一薄栅氧化层108，沟槽之间的硅外延层101上制备沟道体106和源极107。浮置第一层多晶硅的缺点在于，(以NMOS为例)由于第一层多晶硅103与第二层多晶硅105的耦合作用，致使第一层多晶硅电位大于0，从而吸引N型轻掺杂的硅外延层101中的电子到厚栅氧化层102与硅外延层101的界面，相当于增大了硅外延层101的掺杂浓度，导致击穿电压降低，限制了器件的耐压。另一种方法是通过光刻将沟槽中的第一层多晶硅引出来接地(见图2)，第一层多晶硅可靠接地，加之第一层多晶硅下面的厚栅氧化层作用，致使第一层多晶硅、厚栅氧化层、硅外延层构成的MOS场效应管处于耗尽状态，相当于降低了厚栅氧化层与硅外延层界面的掺杂浓度，降低了界面的电场强度，从而提高了器件的击穿电压。

现有制备沟槽型双层栅功率MOS结构(见图2)的工艺为：(1)沟槽201光刻，88度沟槽刻蚀，厚栅氧化层202生长；(2)同时掺杂的第一层多晶硅203生长(DOPOS过程)；(3)第一层多晶硅203光刻，刻蚀；(4)高密度等离子体氧化膜204(HDP oxide)淀积；(5)湿法腐蚀沟槽内的高密度等离子体氧化膜204，至第一层多晶硅上剩余一定厚度的高密度等离子体氧化膜为止；(6)牺牲氧化层生长、剥离，薄栅氧化层206生长；(7)淀积第二层多晶硅205；(8)第二层多晶硅205的光刻、刻蚀；(9)沟道体(BODY)207，源区(SOURCE)209形成；(10)接触孔、硼磷硅玻璃层(BPSG)208、金属和钝化层形成，形成第一层多晶硅接触孔210、第二层多晶硅接触孔211、源极接触孔212。上述沟槽型功率MOS器件中，硅衬底200背面作功率MOS器件的漏极。

按上述工艺制备出来的沟槽型双层栅功率MOS结构，为实现第一层多晶硅203的可靠接地，采用第一层多晶硅203填充整个沟槽并伸出硅平面来实现第一层多晶硅接触孔210的制备；其在制备第二层多晶硅接触孔211时，其下填充的第一层多晶硅203也已完全填满沟槽并在硅平面以上凸出。因在具体工艺处理过程中，在对应于第一层多晶硅203上面的高密度等离子体氧化膜204进行湿法腐蚀过程中，由于湿法腐蚀具有各向同性的特点，使硅平面上的第一层多晶硅203下面的厚栅氧化层202也被腐蚀掉了，以至于已经腐蚀到沟槽的里面，这样在淀积第二层多晶硅205以后，就使得第二层多晶硅205填入了第一层多晶硅203下面(即图2虚线圆所示区域)。此外，由于伸出沟槽表面以上的第一层多晶硅侧壁与第二层多晶硅之间仅有薄的栅氧化层280，而且使用干法刻蚀第一层多晶硅时会造成第一层多晶硅侧面比较粗糙，容易造成两层多晶硅栅之间的击穿，严重影响器件的应用。另外，由于第一层多晶硅在硅平面以上，该制备工艺在第一层多晶硅侧面留有第二层多晶硅的侧墙(Spacer)，不利于器件的等比例缩小。

发明内容

本发明要解决的技术问题是提供一种沟槽型双层栅功率MOS结构实现方法，在不增加光刻的情况下消除从沟槽中引出第一层多晶硅造成的两层多晶硅侧壁之间容易漏电的结构。

为解决上述技术问题，本发明的沟槽型双层栅功率MOS结构实现方法包括如下步骤：

(1)在衬底硅上的硅外延层中进行沟槽的光刻、刻蚀；

(2)在沟槽四周和硅外延层上生长栅氧化层；

(3)在沟槽中淀积多晶硅淀积，使多晶硅填满整个沟槽，并高出硅平面以上，对多晶硅栅进行掺杂，然后对多晶硅反刻至硅平面以下；

(4)对所述多晶硅光刻、高能量、大束流氧离子注入、高温退火形成多晶硅间氧化层，多晶硅间氧化层间留有缺口；

(5)将位于多晶硅间氧化层上面邻近多晶硅间氧化层间缺口周边的一层多晶硅刻光，位于多晶硅间氧化层下面并通过多晶硅间氧化层间缺口延伸到将多晶硅间氧化层上面的多晶硅作为需要接地的第一层多晶硅，位于多晶硅间氧化层上面的其它多晶硅作为第二层多晶硅；