[发明专利]积层印刷电路板的制造方法

说明书

相关申请的交叉引用

本申请要求于2006年5月10日提交的题为“积层印刷电路板的加工”的第10-2006-0042015号韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本申请大体上涉及一种积层印刷电路板(built-up PCB)的制造方法，更具体的涉及一种积层PCB的制造方法，其中，积层PCB的核心电路层是通过包括离子束表面处理和真空淀积的干金属晶种层形成工艺形成的，从而以有利于环境的方式实现高度可靠的精密电路。

背景技术

目前，积层PCB都使用减成工艺、改良的半加成工艺(MSAP)、和半加成工艺(SAP)来制造。

具体地，减成工艺应用于HDI(高密度互连)产品，并且减成工艺和MSAP应用于UT-CSP(超薄型芯片比例封装)和BGA(球状矩阵排列)产品。另外，在FCBGA(倒装芯片球栅格阵列：倒装芯片BGA)的情况下，分别使用减成工艺和SAP来形成包括2F2B/3F3B的核心层和积层外层，此外，通过化学镀形成晶种层，从而实现精密电路。

在这点上，根据第一项传统技术，图1A和图11B是分别示出了积层PCB的核心层和外层的形成工艺的流程图。

参考图1A和图2A至图2G，以下描述根据第一项传统技术的使用减成工艺形成积层PCB的核心层的方法。

首先，对在两个表面上都层压有层压金属层12的树脂基板11进行典型的蚀刻和钻孔，从而形成通孔13(图2A和图2B)。然后，对具有通孔13的基板的表面进行除胶渣，然后进行化学镀，从而形成化学镀金属层14(图2C)。通过电镀，形成金属板镀层15(图2D)。通孔13填充有导电胶16(图2E)，在此之后，将干膜17施加在包括通孔13的对应于电路图案的预定区域上(图2F)。通过典型的曝光/显影和蚀刻去除金属层上的多余部分，然后去除干膜17，从而完成形成核心电路层的工序(图2G)。在执行接下来的外层形成工艺之前，对基板进行例如本领域中已知的CZ处理的典型表面处理，然后在基板上层压绝缘层(未示出)。

另外，参考图1B和图3A至3F，以下描述根据第一项传统技术的使用MSAP形成积层PCB的外层的工艺。为了方便，省略对核心层上的积层工艺的描述，而仅描述外层形成工艺。

首先，对层压在两个表面上层压有金属层22的树脂基板21进行半蚀刻，然后进行典型的蚀刻和钻孔，从而形成盲通孔23(图3A和图3B)。然后，对具有盲通孔23的基板的表面进行除胶渣和化学镀，从而形成化学镀金属层24(图3C)。然后，将干膜26施加到除了包括通孔23的对应于电路图案的区域之外的预定区域上(图3D)。使用干膜作为保护层，通过电镀形成金属图案的镀层27(图3E)。然后，去除干膜26，并且通过快速蚀刻(flash etching)去除金属层的多余部分，从而完成图案化工艺(图3F)。

根据第二项传统技术，图4A和图4B分别示出了积层PCB的核心层和外层的形成工艺。

参考图4A和图5A至图5G，以下描述根据第二项传统技术的使用减成工艺来形成积层PCB的核心层的工艺。

首先，对层压在两个表面之上层压有大约12μm厚的金属层32的树脂层31进行典型的蚀刻和钻孔，从而形成具有大约350μm直径的通孔33(图5A和图5B)。然后，对具有通孔33的基板的表面进行除胶渣，然后进行化学镀，从而形成大约1μm～3μm厚的化学镀金属层34(图5C)。通过电镀，形成大约18μm厚的金属板镀层35(图5D)。用导电胶36填充具有电解金属层35的通孔33(图5E)，在此之后将干膜37施加到包括通孔33的对应于电路图案的预定区域上(图5F)。通过典型的曝光/显影和蚀刻来去除金属层的多余部分，然后去除干膜37，从而完成形成核心电路层的工序(图5G)。在接下来的外层形成工艺之前，对基板进行例如本领域中已知的CZ处理的典型表面处理，然后在基板上层压绝缘层(未示出)。

另外，参考图4B和图6A至图6F，以下描述根据第二项传统技术的积层PCB的外层的形成工艺。为了方便起见，省略对核心层的积层工艺的说明，仅描述外层形成工艺。