[发明专利]一种可避免产生突起的保护层制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种可避免产生突起的保护层制作方法。

背景技术

在制作诸如动态随机存储器(DRAM)和快速循环随机存储器(FCRAM)等存储器件时，在制作完顶层金属后还需在该顶层金属上制作用于保护存储器件的保护层，该保护层包括一氧化层、一氮化硅层、一塑胶保护层(其通常为聚酰亚胺薄膜)，其中，该塑胶保护层即可有效阻止α离子引起的软失效(softfailure)又可在后续器件的封装中起到缓冲作用。在制作该保护层时先通过低压化学气相沉积工艺(LPCVD)沉积氧化层；然后通过等离子体增强化学气相沉积工艺(PECVD)沉积氮化硅层；最后涂覆塑胶保护层并进行预烘。

上述顶层金属上具有多条相邻的金属导线，随着最小特征尺寸的不断减小金属导线间的间距也越来越小，在通过LPCVD工艺沉积氧化层时会在两相邻金属导线边沿沉积出突出的肩部，当两相邻金属导线的间距小到一定程度时，两相对的肩部就会相连接而在两相邻金属导线间形成封闭空间并将一部分空气封闭在该封闭空间中，于是后续所沉积的氮化硅和所涂敷的塑胶保护层均无法进入该封闭空间中，当涂敷完塑胶保护层并进行预烘时，封闭在封闭空间的气体就会膨胀移动到金属导线的末端(使用光学显微装置观察可发现此现象)形成突起，如此将会影响塑胶保护层的保护效果以及存储器件的可靠性。

因此，如何提供一种可避免产生突起的保护层制作方法以制作出无突起的保护层并提高存储器件的可靠性，已成为业界亟待解决的技术问题。

发明内容

本发明的目的在于提供一种可避免产生突起的保护层制作方法，通过所述 制作方法可制作出无突起的保护层，并大大提高半导体器件的可靠性。

本发明的目的是这样实现的：一种可避免产生突起的保护层制作方法，该保护层制作在半导体器件的顶层金属上，该顶层金属具有多条相邻的金属导线，该保护层包括一氧化层、一氮化硅层和一塑胶保护层，该保护层制作方法包括以下步骤：(1)沉积氧化层，其中，沉积所述氧化层时会在两相邻金属导线边沿沉积出突出的肩部；(2)沉积氮化硅层；(3)涂覆塑胶保护层并进行预烘；该保护层制作方法还在步骤(1)与步骤(2)间具有刻蚀氧化层以平缓所述突出的肩部、增大金属导线间间隙的步骤。

在上述的可避免产生突起的保护层制作方法，在该刻蚀氧化层的步骤中，微波功率为600瓦，压力范围为12至13帕斯卡，氩气的流量为200标准状态毫升/分，四氟化碳的流量为15标准状态毫升/分，三氟甲烷的流量为45标准状态毫升/分，刻蚀时间为25秒。

在上述的可避免产生突起的保护层制作方法中，在步骤(1)中，通过低压化学气相沉积工艺沉积该氧化层。

在上述的可避免产生突起的保护层制作方法中，在步骤(2)中，通过等离子体增强化学气相沉积工艺沉积该氮化硅层。

在上述的可避免产生突起的保护层制作方法中，该塑胶保护层为聚酰亚胺薄膜。

在上述的可避免产生突起的保护层制作方法中，该半导体器件为快速循环随机存储器。

在上述的可避免产生突起的保护层制作方法中，该半导体器件为动态随机存储器。

在上述的可避免产生突起的保护层制作方法中，该顶层金属为铝。

与现有技术中沉积氧化层时会在相邻且间距较小的金属导线间形成密闭空间且密封一部分气体而影响塑胶保护层的质量和半导体器件的可靠性相比，本发明的可避免产生突起的保护层制作方法在沉积完氧化层后，进行刻蚀以平缓相邻金属导线间相对的肩部并增大金属导线间的间隙，避免了相对肩部产生连接而封闭一部分气体而产生突起，从而大大提高了保护层的保护效果和半导体器件的可靠性。

附图说明

本发明的可避免产生突起的保护层制作方法由以下的实施例及附图给出。

图1为本发明的可避免产生突起的保护层制作方法的流程图。

具体实施方式

以下将对本发明的可避免产生突起的保护层制作方法作进一步的详细描述。

本发明的可避免产生突起的保护层制作方法中所述的保护层制作在半导体器件的顶层金属上，所述顶层金属具有多条相邻的金属导线，所述保护层包括一氧化层、一氮化硅层和一塑胶保护层。在本实施例中，所述半导体器件为动态随机存储器或快速循环随机存储器，所述塑胶保护层为聚酰亚胺(PI)薄膜，所述顶层金属为铝。

参见图1，本发明的可避免产生突起的保护层制作方法首先进行步骤S10，沉积氧化层。在本实施例中，通过低压化学气相沉积工艺(LPCVD)沉积所述氧化层，所述氧化层的厚度为0.2微米。