[发明专利]具有不同侧壁层宽度的CMOS器件及其制造方法有效

申请号：	200710046212.3	申请日：	2007-09-17
公开（公告）号：	CN101393893A	公开（公告）日：	2009-03-25
发明（设计）人：	马擎天;刘乒;杜珊珊	申请（专利权）人：	中芯国际集成电路制造（上海）有限公司
主分类号：	H01L21/8238	分类号：	H01L21/8238;H01L27/092
代理公司：	北京集佳知识产权代理有限公司	代理人：	逯长明
地址：	201203***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	具有不同侧壁宽度 cmos 器件及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体制造技术领域，特别涉及一种具有不同侧壁层(offset spacer)宽度的CMOS(互补金属氧化物半导体)器件及其制造方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体晶片朝向更高的元件密度、高集成度方向发展，CMOS器件的栅极特征尺寸已经进入深亚微米阶段，栅极长度变得越来越细且长度变得较以往更短。目前采用轻掺杂漏极(LDD)结构(通常称为延伸掺杂)以使源/漏结区变浅来避免短沟效应。

目前的工艺在源区和漏区进行轻掺杂离子注入之前，NMOS晶体管和PMOS晶体管的栅极侧壁具有相同厚度的侧壁层(offset spacer)。申请号为200510093507.7的中国专利申请揭示了一种半导体器件及其制造方法，该方法在NMOS和PMOS的栅极两侧形成厚度相同的侧壁。图1至图4为说明现有CMOS器件制造方法的剖面图。如图所示，NMOS晶体管和PMOS晶体管由浅沟槽(STI)隔离，在半导体衬底10上分别刻蚀出PMOS晶体管的栅极11和NMOS晶体管的栅极12，如图1所示。

然后，在衬底10表面淀积氧化硅层，刻蚀该氧化硅层，从而在PMOS晶体管栅极11的侧面形成侧壁层13，在NMOS晶体管栅极12的侧面形成侧壁层14，如图2所示。

随后如图3所示，向PMOS晶体管的栅极11两侧的衬底中注入P型杂质离子15，向NMOS晶体管的栅极12两侧的衬底中注入N型杂质离子16。经退火后，形成PMOS晶体管的轻掺杂区17和NMOS晶体管的轻掺杂区18，如图4所示。

离子注入后，PMOS晶体管的轻掺杂区17和NMOS晶体管的轻掺杂区18决定了PMOS晶体管和NMOS晶体管的沟道长度。由于侧壁层13和14的厚度相同，衬底表面对应的PMOS晶体管轻掺杂的区域范围与NMOS晶体管轻掺杂的区域范围也应基本相同，因此PMOS晶体管和NMOS晶体管的沟道长度应基本相同。然而，由于PMOS晶体管的源/漏轻掺杂区的掺杂剂硼比NMOS晶体管的源/漏轻掺杂区的掺杂剂磷、砷或锑具有更快的扩散速率，因此，在同一个衬底10中，实际PMOS晶体管和NMOS晶体管的沟道有效长度不同，PMOS晶体管的沟道有效长度要短于NMOS晶体管的沟道有效长度。导致PMOS晶体管的饱和漏电流增加，并使NMOS和PMOS的阈值电压、驱动电流以及饱和漏电流的对称性和一致性差异，使CMOS器件的电性下降。

发明内容

本发明的目的在于提供一种具有不同侧壁层宽度的CMOS器件及其制造方法，以解决现有技术中存在的问题。

一方面，提供了一种具有不同侧壁层宽度的CMOS的制造方法，包括：

提供一半导体衬底；

在所述衬底上形成第一栅极结构和第二栅极结构；

在具有所述第一栅极结构和第二栅极结构的衬底表面淀积第一介质层；

刻蚀所述第一介质层，以在所述第一栅极结构和第二栅极结构两侧形成第一侧壁层；

沉积第二介质层；所述第二介质层覆盖所述第一栅极结构和第二栅极结构以及第一侧壁层；

利用掩膜层选择性地去除覆盖所述第二栅极结构两侧的第一侧壁层的第二介质层；

移除所述掩膜层；

执行杂质离子注入工艺以形成源极和漏极的轻掺杂区。

所述第一栅极结构为PMOS晶体管的栅极结构。