[发明专利]CMOS图像传感器及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种CMOS图像传感器及其形成方法。

背景技术

目前电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图像传感器件，具有读取噪声低、动态范围大、响应灵敏度高等优点，但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor，CMOS)技术相兼容的缺点，即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor，CIS)由于采用了相同的CMOS技术，可以将像素阵列与外围电路集成在同一芯片上，与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。

当前，有关CMOS图像传感器的专利申请文件基本集中在如何减小CMOS图像传感器的暗电流方面，比如通过在隔离结构的外围形成P+型外延层，以减少在隔离结构的边界中产生的电子再结合从而达到减少暗电流的目的，在申请号为200510097488的中国专利申请中还可以发现更多与上述技术方案相关的信息。现有技术还通过在p型的像素单元阵列区域之下形成n掺杂区以把像素单元区域与外围电路区域进行隔离，以减少暗电流，在专利号为7205584的美国专利中还可以发现更多与上述技术方案相关的信息。据笔者所知，对于如何减小CMOS图像传感器的像素单元的尺寸目前尚无报道。

通常，CMOS图像传感器包括阵列的像素单元，每个像素单元通常包括三个晶体管和一个用于吸收入射光并转换为光电流的光电二极管。图1A给出一个三个晶体管的像素单元电路，包括光电二极管PD、第一晶体管T1、第二晶体管T2和第三晶体管T3，其中光电二极管PD正极接地，负极与第一晶体管T1的源极相连；第一晶体管T1的栅极与复位控制电路相连(Reset)、漏极与第二晶体管T2的漏极相连且与外围电源电路相连以提供Vdd电压；第二晶体管T2的栅极与光电二极管的负极相连、源极与第三晶体管T3的源极相连；第三晶体管T3的栅极与行选电路(Row select)相连、漏极与输出电路(Output)相连。第一晶体管T1(复位晶体管)用于将光电二极管PD结点电压重置；第二晶体管T2(源跟随晶体管)用于接收和放大光电二极管结点的电势变化；第三晶体管T3(输出晶体管)用于选择读出行。

图1A电路的布局设计图如图1B所示，半导体衬底101中形成有用于将有源区隔离的隔离槽102，隔离槽102以外区域为有源区；在有源区形成有光电二极管以及在有源区沿着A-A’依次形成复位晶体管、源跟随晶体管和输出晶体管的栅极103、104、105；在半导体衬底101中在光电二极管区域形成有深掺杂阱110；复位晶体管和源跟随晶体管漏极共用、源跟随晶体管和输出晶体管的源极共用。同时，图1C给出图1B的沿A-A’处的剖面示意图。半导体衬底101中形成有隔离槽102以及光电二极管110，在半导体衬底101上形成有复位晶体管、源跟随晶体管以及输出晶体管的栅介质层117、118及119；位于栅介质层117、118及119上的栅极103、104及105；位于半导体衬底101中的复位晶体管的栅极103两侧的源极106、漏极107，所述复位晶体管的漏极107与源跟随晶体管的漏极共用；位于半导体衬底101中的源跟随晶体管栅极另一侧的源极108，所述源跟随晶体管的源极108与输出晶体管的源极共用，位于半导体衬底101中的输出晶体管栅极另一侧的漏极109。在半导体衬底101上形成有第一介质层111，结合图1B和1C，在第一介质层111中对着深掺杂阱110位置处、复位晶体管、源跟随晶体管和输出晶体管的栅极103、104和105位置处、复位晶体管和源跟随晶体管共用的漏极107以及输出晶体管的漏极109位置处形成接触孔110a、114、115、116、112以及113。采用现有工艺制备的CMOS图像传感器像素单元具有的面积较大。