[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其制造方法。

背景技术

当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常采用多层互连结构，特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间介质层中形成沟槽(trench)和连接孔(via)，然后用导电材料例如铜(Cu)填充所述沟槽和连接孔。参见图1，为简便起见，图1所示的半导体器件的结构示意图中仅示出了顶层互连层，其与衬底的器件之间还具有若干层互连层。在介质层12中，利用双镶嵌工艺在其中刻蚀通孔和沟槽，并填充金属形成双镶嵌互连线13。介质层10中的导线11通过双镶嵌互连线13连接至顶层焊盘层。

在先进的CMOS技术中，双镶嵌互连线13通常使用金属铜。器件中的所有铜互连线都连接到表层的铝布线层。铝布线层包括互连层的表面沉积的钝化层和焊盘以及引线，如申请号为200610078791.5的中国专利申请中所披露的。铝布线层的形成首先在平坦化的顶层互连层的表面沉积一层钝化层16，然后刻蚀钝化层16并沉积金属铝，形成包括铝焊盘17和铝引线18的布线层。在接下来的工艺步骤中，为了修复前段刻蚀工艺，例如反应离子刻蚀(RIE)对硅和各介质层造成的刻蚀损伤，通常要对衬底进行热退火，温度约为400℃左右，时间大约30分钟。但是，热退火之后，在利用铝焊盘进行引线键合过程中，经常出现焊盘17与铜互连线双镶嵌互连线13剥离的现象，如图2所示。这种情况会严重影响引线键合的质量。

发明内容

提供了一种半导体器件及其制造方法，能够有效避免引线键合时铝焊盘与铜互连线的剥离现象。

为达到上述目的，一方面提供了一种半导体器件的制造方法，包括：

在顶层互连层表面形成第一钝化层；

执行热退火步骤；

图案化所述第一钝化层；

在所述第一钝化层和互连层表面沉积金属铝；

图案化所述金属铝形成焊盘和引线；

在所述焊盘和引线表面形成第二钝化层。

优选地，所述热退火步骤在氢气和氮气的气氛中进行。所述热退火的温度为300℃～500℃。所述热退火的时间为10～90分钟。

所述第一钝化层为叠层结构，采用等离子增强化学气相淀积工艺形成。

所述叠层结构包括氧化硅、氮化硅和/或氮氧化硅。

所述金属铝的厚度为采用物理气相淀积工艺形成。

所述方法还包括在顶层互连层表面形成覆盖层的步骤。

所述覆盖层为含碳氧化硅或氮化硅，采用等离子增强化学气相淀积工艺形成。

所述方法还包括在所述第一钝化层和互连层表面沉积黏附层的步骤。

所述黏附层为钽和/或氮化钽，采用物理气相淀积工艺形成。

所述黏附层的厚度为

所述第二钝化层为氮化硅或氮氧化硅。

另一方面提供了一种半导体器件，所述半导体器件具有导线层和互连层，所述半导体器件包括在顶层互连层表面形成的第一钝化层；在所述第一钝化层中形成的铝焊盘和引线；在所述焊盘和引线表面形成第二钝化层。

优选地，所述第一钝化层为叠层结构。所述叠层结构包括氧化硅、氮化硅和/或氮氧化硅。在所述顶层互连层表面还包括覆盖层。所述覆盖层为含碳氧化硅或氮化硅。

在所述第一钝化层和互连层表面还具有黏附层。

所述黏附层为钽和/或氮化钽。

所述黏附层的厚度为

所述第二钝化层为氮化硅或氮氧化硅。

与现有技术相比，上述技术方案本发明具有以下优点：

现有技术中焊盘与铜互连线的剥离现象在很大程度上是由于在退火时，由于金属铜和铝的热膨胀系数不同，升降温过程使铜和铝之间的附着力下降造成的。本发明的半导体器件及其制造方法将退火步骤调整到沉积钝化层之后、形成铝焊盘层之前进行，从而避免了金属铜和铝之间发生热膨胀反应的机会。此外，本发明上述技术方案采用叠层钝化层，使钝化层整体表现为无热应力和机械应力，大大降低了钝化层对铝布线层造成的力学影响。而且本发明的方法在铝布线层表面还形成一覆盖钝化层，进一步提高了铝焊盘和引线的抗拉强度，有利于封装时引线键合工艺的顺利进行。

附图说明