[发明专利]制作应变硅沟道金属半导体晶体管的方法

说明书

技术领域

本发明关于一种制作应变硅沟道金属氧化物半导体晶体管的方法，特别是指一种利用一掩模层避免现有技术中在蚀刻凹槽与选择性外延成长工艺时所产生的缺陷，以制作应变硅沟道金属氧化物半导体晶体管的方法。

背景技术

选择性外延成长(selective epitaxial growth，SEG)技术主要是于一单晶基板表面形成一晶格排列与基板相同的外延层，其应用于许多半导体元件的制作，例如具有增高式源极与漏极的互补式金属氧化物半导体晶体管以及应变硅沟道(strained silicon channel)互补式金属氧化物半导体(CMOS)晶体管元件等。

请参考图1至图3，图1至图3为现有利用选择性外延成长制作一应变硅沟道互补式金属氧化物半导体晶体管的工艺剖面示意图。如图1所示，首先提供一半导体衬底100，例如一硅衬底，而半导体衬底100具有一第一有源区域102、一第二有源区域104、与一浅沟隔离(STI)106位于第一有源区域102和第二有源区域104之间，接着于半导体衬底100上形成一第一栅极结构112与一第二栅极结构114，再于第一栅极结构112、第二栅极结构114、与半导体衬底100上形成一覆盖层(cap layer)116，然后于第二有源区域104与部分浅沟隔离106上的覆盖层116上形成一光阻层117。其中，覆盖层116的厚度大约是500至600埃(angstrom)，而第一栅极结构112包含有一第一栅极氧化层118、一位于第一栅极氧化层118上的第一栅极120、一位于第一栅极120顶表面的氧化硅层122以及一第一间隙壁(spacer)124，而第二栅极结构114包含有一第二栅极氧化层128、一位于第二栅极氧化层128上的第二栅极130、一位于第二栅极130顶表面的氧化硅层132以及一第二间隙壁134。一般而言，第一栅极氧化层118与第二栅极氧化层128由二氧化硅(silicon dioxide，SiO₂)所构成，第一栅极120与第二栅极130由掺杂多晶硅(doped polysilicon)所构成，而氧化硅层122与132分别用以保护第一栅极120与第二栅极130。

如图2所示，随后利用第一栅极结构112与光阻层117当作蚀刻掩模来进行一蚀刻工艺，以于未被第一栅极结构112所覆盖的第一有源区域102中形成两凹槽140，然后移除光阻层117。

接着如图3所示，待半导体衬底100的第一有源区域102完成预先清洗步骤(pre-cleaning step)之后，再进行一选择性外延成长工艺，以于凹槽140中形成一由锗化硅所构成的外延层142，当作硅锗源极与漏极(SiGe S/D)，

值得注意的是，在进行凹槽140的蚀刻工艺与预先清洗步骤时，蚀刻气体以及清洗液的成分，例如稀释氢氟酸水溶液(diluted HF，DHF)，通常会侵蚀氧化硅层122的角落部分而暴露出部分的第一栅极120，如图2所示，而之后所进行的选择性外延成长工艺就容易会在第一栅极120暴露出的部分上形成锗化硅凸块(SiGe bump)144，请参考图3的示意图以及图4所示的实际照片。这种缺陷会造成间隙壁漏电流(spacer leakage current)或短路等问题，并且会增加之后工艺的难度，举例来说，在制作源极与漏极区域的接触插塞时，锗化硅凸块可能会接触到接触插塞而造成短路，也就是说，源极与漏极区域的接触插塞工艺会受到锗化硅凸块的影响而影响成品率的表现。

发明内容

本发明关于一种制作应变硅沟道金属氧化物半导体晶体管的方法，特别是指一种利用一掩模层避免现有技术中在蚀刻凹槽与选择性外延成长工艺时所产生的缺陷，以制作应变硅沟道金属氧化物半导体晶体管的方法。

本发明提供一种制作应变硅沟道(strained silicon channel)金属氧化物半导体(MOS)晶体管元件的方法，包含有提供一衬底，于该衬底上形成至少一栅极结构，于该栅极结构上形成一掩模层，进行一蚀刻工艺，以于该栅极结构相对两侧的该衬底内形成两凹槽，进行一选择性外延成长(selectiveepitaxial growth，SEG)工艺，以于该凹槽内分别形成一外延层。