[发明专利]自行对准接触窗及其制造方法

说明书

技术领域

本发明涉及一种半导体工艺，且特别是涉及一种自行对准接触窗及其制造方法。

背景技术

快闪存储元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种非挥发性存储元件。

典型的快闪存储元件是以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，控制栅极直接设置在浮置栅极上，浮置栅极与控制栅极之间以栅间介电层相隔，而浮置栅极与基底间以穿隧介电层相隔(亦即所谓堆叠栅极快闪存储器)。

另一方面，目前业界较常使用的快闪存储阵列包括NOR型阵列结构与NAND型阵列结构。由于NAND型阵列的非挥发性存储结构是使各存储单元串接在一起，其集成度与面积利用率较NOR型阵列的非挥发性存储器好，因此已经广泛地应用于多种电子产品中。

请参照图1，所示为NAND型存储元件的位线接触窗结构剖面图。现有位线接触窗的形成方法例如是在隔离结构102与层间介电层104形成之后，以自行对准接触窗工艺(Self-aligned Contact Process)形成位线接触窗106，而填充位线接触窗开口的材料为多晶硅。然而，当元件尺寸缩小时，有可能因为工艺变异的缘故造成位线接触窗106偏移，位线接触窗106会因此与基底100接触，如圈起处108，而造成结漏电流(Junction Leakage)的现象。此外，以多晶硅作为填充位线接触窗开口的材料，会使得位线接触窗的阻值升高，影响元件的操作效能。

发明内容

鉴此，本发明的目的就是在提供一种自行对准接触窗的制造方法，此方法可以防止结漏电流的问题并且降低接触窗阻值。

本发明的再一目的是提供一种自行对准接触窗，其结构可以防止结漏电流并且具有较低的接触窗阻值。

本发明提供一种自行对准接触窗的制造方法。此方法包括下列步骤。首先，提供基底，基底上已形成有多个NAND型存储单元行，NAND型存储单元行包括漏极区。然后，在基底上形成层间介电层，以覆盖NAND型存储单元行。继之，图案层间介电层，以形成多个开口，其分别暴露出漏极区。然后，进行选择性硅成长工艺，以在开口所暴露的漏极区上形成材料层。再者，在材料层上形成金属层以填满开口。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺例如是使用硅烷气体作为反应气体。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的硅烷气体包括硅甲烷、硅乙烷或硅丙烷。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺包括外延工艺。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺包括选择性硅沉积工艺。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅沉积工艺包括化学气相沉积法。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的材料层的材料例如是掺杂或未掺杂的单晶硅、掺杂或未掺杂的多晶硅。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的层间介电层的材料例如是磷硅玻璃或硼磷硅玻璃。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的层间介电层的形成方法例如是化学气相沉积法。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的金属层的材料例如是钨。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的金属层的形成方法例如是化学气相沉积法。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的金属层形成之后，还包括移除开口之外的金属层。

本发明提供一种自行对准接触窗的制造方法。此方法包括下列步骤。首先，提供基底，基底中已形成有平行排列的多个元件隔离结构。接着，在元件隔离结构之间的基底中形成掺杂区，并于基底上形成层间介电层。此层间介电层中具有多个开口，这些开口分别暴露出掺杂区。然后，进行选择性硅成长工艺，以在开口所暴露的掺杂区上形成材料层。之后，在材料层上形成金属层以填满开口。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的选择性硅成长工艺例如是使用硅烷气体作为反应气体。

依照本发明的优选实施例所述的自行对准接触窗的制造方法，上述的硅烷气体包括硅甲烷、硅乙烷或硅丙烷。