[发明专利]制造半导体器件的方法

说明书

技术领域

本发明涉及制造半导体器件的方法，具体地说涉及制造包括高介电常数绝缘膜的半导体器件的方法，更具体地说涉及用于提高MOSFET(金属绝缘体半导体场效应晶体管)的可靠性和产率的技术。

背景技术

在晶体管尺寸日益变小的CMOS(互补MOS)器件引线端的改进中，由于栅绝缘膜厚度降低而引起由多晶硅(poly-Si)构成的栅电极耗尽和栅极漏电流增大从而导致驱动电流恶化的问题。为了解决这些问题，已经研究了一种混合技术，其中使用金属栅电极来防止电极耗尽并通过使用高介电常数材料用于栅绝缘膜以提高物理膜厚来减小栅极漏电流。

作为用于金属栅电极的材料，已经研究了纯金属、金属氮化物、硅化物材料等。然而，在任何一种情况下，都需要将n-型MOS晶体管(下文称作“nMOS”)和p-型MOS晶体管(下文称作“pMOS”)的阈值电压(V_th)设置为合适的值。

为了在CMOS晶体管中实现小于或等于±0.5eV的V_th，nMOS中的栅电极需要由具有小于或等于Si的中间带隙(4.6eV)，期望的是小于或等于4.4eV的功函数的材料构成。类似地，nMOS中的栅电极需要由具有大于或等于Si的中间带隙(4.6eV)，期望的是大于或等于4.8eV的功函数的材料构成。

为了实现上述需要，提出了一种控制晶体管V_th值的方法，其分别使用具有相同金属成分但包含不同杂质的硅化物电极作为nMOS和pMOS中的栅电极(双金属栅极技术)。例如，国际电子器件会议技术文摘2002年第246页和国际电子器件会议技术文摘2003年第315页公开了使用由SiO₂构成栅绝缘膜和Ni硅化物(P掺杂的NiSi和B掺杂的NiSi)构成栅电极的器件，其通过使用Ni将杂质注入其中的整个多晶硅电极(多晶硅电极)的硅化来获得，其中该杂质例如是P和B。这些参考文献将每个栅电极的有效功函数调节到最大0.5eV。所公开的技术特征在于可以在用于激活CMOS晶体管的源/漏扩散区中的杂质之后硅化多晶硅电极。由此获得与现有技术的CMOS工艺具有高兼容性的优点。

而且，国际电子器件会议技术文摘2004年第91页提出了一种控制晶体管V_th值的技术，其分别使用具有不同成分的Ni硅化物电极作为nMOS和pMOS中的栅电极。在该技术中，将NiSi₂电极或NiSi电极用于nMOS并将Ni₃Si电极用于pMOS，以便即使在HfSiON上也可以将有效功函数调节到最大0.4eV，其中HfSiON是高介电常数栅绝缘膜。这种技术提供了与现有技术的CMOS工艺高兼容性和可应用HfSiON栅绝缘膜的优点。

而且，已经研究了一种解决方案以便消除当半导体器件的栅极长度短时NiSi电极的成分无意地改变成富Ni成分的问题。在VLSI技术文摘2005年第72页的讨论会中描述的方法中，后来成为栅电极的多晶硅的一部分与Ni之间在低于或等于300℃(第一烧结工艺)的低温下开始反应形成第一形式的Ni₂Si/poly-Si叠层结构。然后，去除未反应的Ni金属，并在较高温度下进行热处理(第二烧结工艺)以便将与栅绝缘膜接触的部分栅电极转换成NiSi。在上述两步烧结工艺中公开了全硅化电极制造技术。

在该技术中，调整第一烧结工艺中的温度和时间以实现以下状态，其中将Ni₂Si层21层叠在所剩的未反应的多晶硅栅极4的部分上(图2(a))，Ni₂Si层21包括等于或大于将整个栅电极转换成NiSi所需的相应Ni的数量的Ni。该技术的特征还在于Ni₂Si层21与所剩的多晶硅4之间在第二较高温度的烧结工艺中开始反应从而将至少与栅绝缘膜接触的部分转换成了NiSi 15(图2(b))。在上述工艺中，Ni₂Si膜的厚度被独立于几何图形，例如栅极长度来确定，而是仅由第一烧结工艺中的温度和时间来确定，以便能够防止当栅极长度短时NiSi电极的成分无意地改变成富Ni成分的现象。

如上所述，全硅化金属栅电极具有可控的有效功函数并与现有技术的CMOS工艺具有高兼容性，并且可应用在作为高介电常数绝缘膜的HfSiON上。全硅化金属栅电极具有许多优点，其还使得能够消除依赖于栅极长度的NiSi成分的不稳定性(NiSi成分从所期望的化学计量成分改变)。