[发明专利]具有用于增强的擦除/编程/检验操作的高级主位线分割电路的存储器结构

权利要求书

1.一种存储器装置，其包括：

多个可编程存储器单元；

多个局部位线，其相应地耦合到所述多个存储器单元；

主位线，其耦合到至少一个局部位线；以及

至少一个开关晶体管，其放置在所述至少一个主位线上，将所述主位线划分为多个主位线分区。

2.根据权利要求1所述的存储器装置，其中所述多个可编程存储器单元布置为多个存储器单元阵列区段。

3.根据权利要求1所述的存储器装置，其中所述多个可编程存储器单元是双位存储器单元结构或多位单元。

4.根据权利要求1所述的存储器装置，其中所有所述主位线分区在长度上近似相等。

5.根据权利要求1所述的存储器装置，其中所述开关晶体管耦合到控制电路，所述控制电路能够使至少一个主位线分区与至少另一个主位线分区选择性地隔离，或能够将至少一个主位线分区选择性地耦合到至少另一个主位线分区。

6.根据权利要求1所述的存储器装置，其中至少一个主位线分区通过局部位线选择晶体管耦合到至少一个局部位线。

7.根据权利要求1所述的存储器装置，其中至少一个主位线分区耦合到电压偏置线。

8.根据权利要求7所述的存储器装置，其中至少另一个主位线分区同时耦合到读出电路。

9.根据权利要求7所述的存储器装置，其中所述至少一个主位线分区进一步耦合到至少一个可编程存储器单元。

10.根据权利要求1所述的存储器装置，其中所述存储器装置进一步包括多个主位线。

11.根据权利要求1所述的存储器装置，其中所述至少一个开关晶体管耦合到控制电路，所述控制电路能够改变所述存储器装置的时序参数。

12.根据权利要求11所述的存储器装置，其中单一主位线分区选择性地耦合到存储器单元。

13.一种对存储器单元进行编程的方法，其包括：

控制串联耦合到主位线并划分所述主位线的至少一个开关晶体管；

将所述主位线隔离为多个主位线分区；

向至少一个主位线分区施加偏置电压。

14.根据权利要求13所述的对存储器单元进行编程的方法，其进一步包括：将至少一个主位线分区选择性地耦合到与至少一个存储器单元耦合的至少一个局部位线。

15.根据权利要求13所述的对存储器单元进行编程的方法，其中执行向所述至少一个主位线分区施加所述偏置电压，以擦除至少一个存储器单元。

16.根据权利要求13所述的对存储器单元进行编程的方法，其中执行向所述至少一个主位线分区施加所述偏置电压，以向至少一个存储器单元写入逻辑值。

17.根据权利要求13所述的对存储器单元进行编程的方法，其中在执行向所述至少一个主位线分区施加所述偏置电压，以对所述存储器单元进行编程，同时使用至少另一个主位线分区来驱动数据值。

18.根据权利要求13所述的对存储器单元进行编程的方法，其中向所述至少一个主位线分区施加所述偏置电压是用于在不持续使用偏置电压驱动器的情况下完成对至少一个存储器单元的编程操作。

19.根据权利要求13所述的对存储器单元进行编程的方法，其中在对所述至少一个主位线分区的所述施加的偏置电压放电的同时，使用至少另一个主位线分区来驱动数据值。

20.根据权利要求13所述的对存储器单元进行编程的方法，其进一步包括基于在存储器单元操作期间选择的所述主位线分区的数目来改变至少一个存储器存取时序参数。

21.根据权利要求13所述的对存储器单元进行编程的方法，其进一步包括：

基于所述存储器单元对其它存储器电路的接近度来改变至少一个存储器存取时序参数。