[发明专利]处理装置

说明书

技术领域

本发明涉及对半导体晶片等被处理体进行规定处理时所使用的处理装置。

背景技术

一般，为了生产集成电路等半导体产品，对硅基板等半导体晶片反复进行成膜处理、氧化扩散处理、蚀刻处理、改性处理、退火处理(annealing treatment)等各种处理。有时会采用等离子体处理装置进行成膜、蚀刻、灰化等处理(例如参照JP2003-257933A)。最近，由于微波等离子体(microwave plasma)装置具有即使在0.1mTorr(13.3mPa)～数10mTorr(数Pa)左右的高真空状态中也能稳定地形成高密度等离子体这一优点，有被频繁使用的倾向。这种等离子体处理装置公开在JP3-191073A、JP5-343334A、JP9-181052A等专利文献中。

图11是概略表示现有技术中一般的微波等离子体处理装置的结构的截面图。在微波等离子体处理装置2中，在可以进行抽真空的处理容器4内设置有载置半导体晶片W的载置台6。由穿透微波的氮化铝或石英而形成的圆板状顶板8气密性地安装在与载置台6相对的处理容器4的顶棚部上。处理容器4的侧壁上设置有用于将处理气体导入容器的气体喷嘴9。

顶板8的上方设置有厚度数mm左右的圆板状的平面天线部件10、以及为了缩短沿该平面天线部件10半径方向的微波的波长而由电介体而形成的滞波(slow wave)件12。在平面天线部件10上形成有多个细长缝(slot)形状的微波放射孔14。平面天线部件10的中心部上连接有同轴波导管16的中心导体18。由微波发生器20产生的2.45GHz的微波通过模式变换器22被变换成规定的振动模式后，被导入平面天线部件10。微波在向天线部件10的半径方向呈放射状传播的同时，从微波放射孔14放射，并穿透顶板8而被导入处理容器4内。通过该微波的能量而在处理容器4内的处理空间S内产生来自处理气体的等离子体，并利用该等离子体对半导体晶片W进行蚀刻或成膜等规定的等离子体处理。

通过等离子体CVD(化学气相沉积：Chemical Vapor Deposition)进行成膜时，为了防止在处理容器的侧壁内面上附着不需要的膜，或者为了即使附着了不需要的膜也能够易于通过干式清洗而除去，有时需要在成膜时将处理容器的侧壁内表面维持一定左右的高温。例如，采用CF系气体通过等离子体CVD处理而在晶片上进行低介电常数的碳氟(fluorocarbon)膜(层间绝缘膜)的成膜时，如果处理容器的侧壁内表面的温度较低，则易于在此堆积不需要的膜，另外，在低温下附着上的该不需要的膜难以通过干式清洗除去。

为解决所述问题，如图11所示，在离开处理容器4的侧壁内表面数mm左右的内侧，沿侧壁内表面设置了加热器内置型的厚度4～9mm左右的内壁(inner wall)24。在进行成膜时，通过将内壁24加热至100～200℃左右，能够防止不需要的膜堆积在内壁内侧。另外，在处理容器4的侧壁中设置流通制冷剂用的制冷剂通路26，通过在此流通制冷剂，可以将处理容器4的温度维持在90℃左右的安全温度。

但是，所述解决办法存在以下问题。首先，如果设置内壁24，由于晶片W半径方向的外侧空间变窄因而流过晶片W周围的气流将发生变化，另外，晶片W受到的辐射热也将发生变化。因此，存在膜厚的面内均匀性降低的危险。另外，即使对内壁24进行加热，但如果处理大量的晶片W便无法回避堆积不需要的膜的问题。如前所述，如果晶片W与内壁24之间的距离较小，则由于不需要的膜的堆积而造成内壁表面状态逐渐发生变化，由此，存在膜厚再现性下降的危险。尽管可以通过仅将处理容器4的尺寸增加内壁24的设置空间的大小来解决所述问题，但如果处理容器4的尺寸增大，则装置的所占空间随之增大，因而不是优选方案。

再有，当同时进行处理容器4的侧壁的冷却和与处理容器4邻近设置的内壁24的加热时，由于加热效果和冷却效果的相抵作用导致能量浪费，存在能量效率降低的问题。另外，在图11所示的结构中，无法进行与处理容器的上下方向相关、有意识地使之产生温度分布的温度控制，特别是存在无法对特定的部分进行局部冷却的问题。

发明内容

本发明是鉴于上述现有技术的问题而提出的，其主要目的在于可以对处理容器的各个部分分别进行温度控制，并且，提高与处理容器的加热以及/或冷却相关的能量效率。