[发明专利]像素结构及其制作方法

说明书

技术领域

本发明有关于一种像素结构及其制作方法，特别有关于一种使用四道光掩膜(four-photomask)制程的像素结构及其制作方法。

背景技术

薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列型式排列的薄膜晶体管，以及与每一薄膜晶体管对应配置的一像素电极(pixel electrode)所组成。而上述的薄膜晶体管包括栅极、沟道层、漏极与源极，且薄膜晶体管与像素电极构成一像素结构。其中，薄膜晶体管用来作为液晶显示单元的开关元件。

现有的薄膜晶体管制程中，较常见的是五道光掩膜制程。其中，第一道光掩膜制程是用来定义第一导电层，以形成扫描配线以及薄膜晶体管的栅极等构件。第二道光掩膜制程是定义出薄膜晶体管的沟道层以及欧姆接触层。第三道光掩膜制程是用来定义第二导电层，以形成数据配线以及薄膜晶体管的源极与漏极等构件。第四道光掩膜制程是用来将保护层图案化。而第五道光掩膜制程是用来将透明导电层图案化，而形成像素电极。

然而，随着薄膜晶体管液晶显示器朝大尺寸制作的发展趋势，薄膜晶体管阵列基板的制作将会面临许多的问题与挑战，例如良率降低以及产能下降等等。因此若是能减少薄膜晶体管制程的光掩膜数，即降低薄膜晶体管元件制作的曝光制程次数，即可以减少制造时间、增加产能，进而降低制造成本且可提高制作良率。

发明内容

本发明的一目的是提供一种像素结构的制作方法，以降低像素结构制程中所使用的光掩膜数目，进而降低其制作成本。

本发明的另一目的是提供一种像素结构，此像素结构是于数据配线下方的导电层中形成一数据配线辅助图案，并使其与数据配线并联，以降低数据配线的电阻值。同样地，此像素结构也可于扫描配线上方配置一与其并联的扫描配线辅助图案，以达到降低扫描配线的电阻值的目的。

为达上述或其他目的，本发明提出一种像素结构的制作方法，其包含下列步骤。首先，于一基板上形成一图案化第一导电层，此图案化第一导电层包括一栅极与一扫描配线。其中，此栅极与扫描配线电性连接。之后，于基板上依序形成一栅绝缘层、一沟道材料层、一欧姆接触材料层以及一光阻层。接着，利用一灰阶光掩膜对上述光阻层进行曝光及显影制程，并以图案化的光阻层为掩膜对沟道材料层与欧姆接触材料层进行一背沟道蚀刻制程，以于栅极上方定义出一沟道层以及一欧姆接触层。再来，于基板上形成一保护层，并于保护层中形成一源极接触孔及一漏极接触孔，以暴露出上述的欧姆接触层。最后，于保护层上形成一图案化第二导电层，此图案化第二导电层包括一源极与一漏极、一数据配线以及一像素电极。其中，源极与漏极分别透过源极接触孔以及漏极接触孔与欧姆接触层电性连接，而源极与数据配线电性连接，且漏极与像素电极电性连接。

在本发明的一实施例中，图案化第一导电层包括一金属材料。

在本发明的一实施例中，图案化第一导电层还包括一共用配线，此共用配线是作为一像素存储电容的下电极，而后续形成于共用配线上方的像素电极即作为像素存储电容的上电极。更进一步而言，共用配线可呈H型。

在本发明的一实施例中，于保护层中形成源极接触孔及漏极接触孔时，还包括于保护层中形成至少一接触孔，此接触孔是位于后续形成的数据配线的下方。

在本发明的一实施例中，图案化第一导电层还包括至少一数据配线辅助图案，此数据配线辅助图案透过上述接触孔与数据配线并联。

在本发明的一实施例中，于保护层中形成源极接触孔及漏极接触孔时，还包括于保护层中形成至少一接触孔，此接触孔是位于扫描配线的上方。

在本发明的一实施例中，图案化第二导电层还包括至少一扫描配线辅助图案，此扫描配线辅助图案是透过上述接触孔与扫描配线并联。

在本发明的一实施例中，灰阶光掩膜包括一半色调光掩膜。

在本发明的一实施例中，图案化第二导电层包括一透明导电材料。更进一步而言，此透明导电材料包括铟锡氧化物或铟锌氧化物。