[发明专利]半导体器件的栅极制造方法和半导体器件

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的栅极制造方法和半导体器件。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路晶片朝向更高的元件密度、高集成度方向发展，半导体器件的栅极尺寸变得越来越细且长度变得较以往更短。

多晶硅是制造栅极的优选材料，其具有特殊的耐热性以及较高的刻蚀成图精确姓。栅极的制造方法首先需在半导体衬底上形成一层栅极氧化硅，然后在栅极氧化层上沉积多晶硅层，随后涂布具有流动性的防反射层(ARC)和光刻胶，该层防反射层由于位于器件底部的多晶硅层表面，因此称为底部防反射层(BARC)。图案化光刻胶层后刻蚀多晶硅层形成栅极。

图1至图4为说明现有栅极制造方法的剖面示意图。如图1所示，在衬底100上生长一层栅极氧化层110，在栅极氧化层110上沉积多晶硅层120，然后对多晶硅层进行刻蚀以形成栅极。在这个过程中，首先需在多晶硅层表面形成BARC层130，以使显影后的图形更清晰。然后，涂布光刻胶，并对光刻胶进行图案化，形成光刻胶图形140。以光刻胶图形140为掩膜刻蚀多晶硅层形成栅极。

在制造工艺进入65nm工艺节点之后，栅极的最小特征尺寸已经达到65nm以下，甚至达到40nm。在此情况下，需采用光刻胶修剪技术将光刻胶图形140的宽度削减到与栅极宽度相当的程度。而且为了刻蚀工艺的要求，使光刻胶图形140需要具有足够的厚度。但是，如果光刻胶图形140过厚，那么厚而窄的光刻胶图形140在长时间刻蚀和削减过程中易出现物理形貌的倒塌现象，如图2所示。如果为了避免倒塌现象而降低光刻胶图形140的厚度，那么在刻蚀过程中，如前所述，由于光刻胶量不足，光刻胶很快被刻蚀尽，进而对BARC层130造成刻蚀，由于BARC具有流动性，因此刻蚀后的外形轮廓很不规则，如图3所示。如果以外形轮廓不规则的BARC层作为掩膜继续刻蚀多晶硅层120，会导致栅极170的外形轮廓不规则，如图4所示。可见，在65nm以下工艺节点，通过控制光刻胶图形140的外形来得到40nm特征尺寸的栅极是非常困难的。

申请号为200410093459的中国专利申请公开了一种可以减小栅特征尺寸的栅极制造方法，其通过两步削减刻蚀工艺缩小栅极线宽特征尺寸。第一步是对光刻胶和抗反射层进行削减，再通过各向异性刻蚀形成自对准硬掩膜，然后在光刻胶与有机抗反射层的保护下对硬掩膜进行各向同性的横向刻蚀，完成第二步削减，形成宽度小于90纳米的硬掩膜。但是，虽然该方法解决了光刻胶在长时间的削减工艺中损耗过大带来的一系列尺寸偏移、物理形貌倒塌等工艺问题，但是这种两步削减的制造栅极的工艺方法无疑增加了工艺复杂程度。

发明内容

本发明提供了一种半导体器件的栅极制造方法和半导体器件，能够进一步减小栅极线宽特征尺寸。

为达到上述目的，本发明提供了一种半导体器件的栅极制造方法，包括：

在半导体衬底上形成介质层；

在所述介质层表面淀积第一多晶硅层并对所述第一多晶硅层进行n型掺杂；

在所述第一多晶硅层表面淀积第二多晶硅层；

干法刻蚀所述第一多晶硅层和第二多晶硅层形成栅极。

所述n型掺杂为原位掺杂，掺杂的杂质为磷或砷。

所述方法还包括对所述第二多晶硅层进行n型掺杂的步骤。

所述n型掺杂的杂质为磷或砷。

所述方法还包括对所述第二多晶硅层进行p型掺杂的步骤。

所述p型掺杂的杂质为硼或锗。

所述第一多晶硅层的厚度为

所述第二多晶硅层的厚度为

相应地，本发明提供的一种半导体器件包括：半导体衬底，在所述半导体衬底表面形成的介质层，以及在所述介质层表面形成的栅极，其特征在于：所述栅极为T形结构，所述T形结构具有下层n型原位掺杂的多晶硅层和上层多晶硅层。

所述上层多晶硅层的高度为所述n型杂质为磷或砷。所述上层多晶硅层还包括n型杂质。所述n型杂质为磷或砷。所述上层多晶硅层还包括p型杂质。所述p型杂质为硼或锗。所述下层多晶硅层的高度为

与现有技术相比，本发明具有以下优点：