[发明专利]集成电路系统压合阻抗检测方法

说明书

技术领域

本发明涉及一种集成电路系统压合阻抗检测方法。

背景技术

目前，由于集成电路具有体积小、集成度高、联机方便等优点而被广泛应用在各种电子设备中，尤其在液晶显示装置中，集成电路更被广泛应用在液晶面板驱动装置中。通常，液晶面板包括两相对的基板与夹持在两相对基板间的液晶层，并在一基板表面设置有扫描线、数据线、薄膜晶体管、公共电极等电路结构。为了驱动上述电路结构，业界常利用COG(Chip OnGlass，玻璃覆晶)接合(Bonding)技术及COF(Chip On Film，薄膜覆晶)接合技术将集成电路、玻璃基板及印刷电路板或软性电路板对应接合实现电连接，从而构成一为液晶面板提供所需的驱动电压与工作信号的集成电路系统。

请参阅图1，是一种现有技术集成电路系统的侧视图。该集成电路系统10包括一第一集成电路11、一第二集成电路12、一软性电路板13及一玻璃基板14。该第一集成电路11利用COG技术接合在该玻璃基板14上，该第二集成电路12利用COF技术接合在该软性电路板13上，该软性电路板13的一端利用COG技术接合在该玻璃基板14边缘，该第一集成电路11的各管脚依次经由该软性电路板12的金属走线(图未示)、该玻璃基板14边缘设置的多条透明导电走线(图未示)对应连接在该第二集成电路12的各管脚。

请参阅图2，是图1所示集成电路系统10的等效电路图。通常，该第一集成电路11与该玻璃基板14之间、该第二集成电路12与该软性电路板13之间、该软性电路板13与该玻璃基板14之间利用COF或COG技术进行接合时，会在接合端产生一定压合阻抗。

以该第一集成电路11的两管脚113、114与其对应连接的第二集成电路12的两管脚123、124为例，设该第一集成电路11的两管脚113、114与该玻璃基板14接合时分别产生两第一压合阻抗R1、R4，该软性电路板13与玻璃基板14接合时产生两第二压合阻抗R2、R5，该第二集成电路12的两管脚123、124与该软性电路板13接合时分别产生两第三压合阻抗R3、R6。

通常，当上述集成电路系统10应用在各电子设备中时，业界会依据经验或生产需求设定一最大压合阻抗，当该集成电路系统10产生的压合阻抗R1、R2、R3、R4、R5、R6的阻值之和超过该最大压合阻抗时，则会影响经由该集成电路系统10传输的工作信号，严重时将造成工作信号缺损，影响电子设备的信号传输可靠性。

发明内容

为了解决现有技术中集成电路系统压合阻抗不可测的问题，有必要提供一种可检测集成电路系统压合阻抗是否合格的集成电路系统压合阻抗检测方法。

一种集成电路系统压合阻抗检测方法，其包括：步骤一，提供一集成电路系统，其包括一第一集成电路及一与该第一集成电路电连接的第二集成电路，该第一集成电路的两管脚与其对应连接的该第二集成电路的两管脚分别形成两支路，各支路由多个压合阻抗串联构成；步骤二，将该第一集成电路的两管脚短接，该集成电路系统的接地端接地，从而使两支路与该集成电路系统的设计内阻构成一串联电路；步骤三，在该第二集成电路的第一管脚处输入一测试电压，在该第二集成电路的第二管脚处侦测反馈电压，通过判断反馈电压大小来确定该集成电路系统压合阻抗是否合格。

一种集成电路系统压合阻抗检测方法，其包括：步骤一，提供一集成电路系统，其包括一第一集成电路及一与该第一集成电路电连接的第二集成电路，该第一集成电路与该第二集成电路对应连接的两管脚之间形成一支路，该支路由多个压合阻抗串联构成，该支路与该集成电路系统的设计内阻构成一串联电路；步骤二，输入一测试电压至该第一集成电路的一管脚，并自对应连接的第二集成电路的管脚侦测反馈电压，通过判断反馈电压大小来确定该支路压合阻抗是否合格。

利用上述集成电路系统压合阻抗检测方法对常见集成电路系统的压合阻抗进行检测，当测试到压合阻抗值超过业界依据经验或生产需要所设定的最大压合阻抗时，可对该集成电路系统及时进行重工，从而避免后续制造过程中，因压合阻抗过高而导致该集成电路系统传输的工作信号不稳定甚至不完整的问题，从而保证使用该集成电路系统电子设备的信号传输可靠性。

附图说明

图1是一种现有技术集成电路系统的侧视图。

图2是图1所示集成电路系统的等效电路图。

图3是利用本发明集成电路系统压合阻抗检测方法第一实施方式所检测的集成电路系统的侧视图。

图4是利用本发明集成电路系统压合阻抗检测方法第一实施方式检测该集成电路系统的等效电路示意图。