[发明专利]绝缘膜半导体装置及方法

说明书

技术领域

本发明涉及一种半导体装置及具有至少两个具有不同栅极绝缘膜厚度的晶体管的半导体装置的制造方法。

背景技术

MOSFET(金属-氧化物-半导体场效应晶体管)元件广泛用作半导体装置中的基本元件。在高额定电压IC(集成电路)中，使用可由10-20V或更大的电压驱动的高额定电压MOS晶体管(下文中称为“高压晶体管”)。

图7是具有根据传统配置的高压和低压(即高额定电压和低额定电压)晶体管的半导体装置的剖面图。图7显示形成在p型半导体衬底101上的高压PMOS和NMOS晶体管Tr1、Tr2及低压PMOS和NMOS晶体管Tr3、Tr4。在半导体衬底101中，晶体管Tr1、Tr2、Tr3及Tr4的区通过元件隔离绝缘膜102来相互隔离。

在高压PMOS晶体管形成区中，n型阱111、p型漏极区112、及p⁺型漏极区113形成于半导体衬底101中。在离p型漏极区112的端部部分一规定的距离处，p⁺型源极区114形成在n型阱111的表面上，且p型漏极区112与p⁺型源极区114之间的部分成为沟道形成区。同样，靠近与p⁺型源极区114的沟道形成区相对的一侧形成n⁺型背栅115。而且，形成栅极绝缘膜116以覆盖沟道形成区，并在其上面形成栅电极117作为上层。该布置形成高压PMOS晶体管Tr1。

在高压NMOS晶体管形成区中，n型漏极区121和n⁺型漏极区122形成在半导体衬底101中。在离n型漏极区121的端部部分一规定的距离处，n⁺型源极区123形成在半导体衬底101的表面上，且n型漏极区121与n⁺型源极区123之间的部分成为沟道形成区。同样，靠近与n⁺型源极区123的沟道形成区相对的一侧形成p⁺型背栅124。而且，形成栅极绝缘膜123以覆盖沟道形成区，并在其上面形成栅电极126作为上层。该布置形成高压NMOS晶体管Tr2。

在低压PMOS晶体管形成区中，n型阱区131形成在半导体衬底101中。在其表面上，形成以规定距离相互隔离的一对p⁺型源极/漏极区132，且其之间的区域成为沟道形成区。同样，形成栅极绝缘膜133以将其覆盖，且在其上面形成栅电极134作为上层。此便形成低压PMOS晶体管Tr3。

在低压NMOS晶体管形成区中，一对n⁺型源极/漏极区141形成于半导体衬底101的表面上，其以规定的距离相互隔离，且其之间的区域成为沟道形成区。同样，形成栅极绝缘膜142以将其覆盖，且在其上面形成栅电极143作为上层。此便形成低压NMOS晶体管Tr4。

如图式中所示，半导体衬底1上的各种区域分配为高压PMOS晶体管Tr1的形成区R1、高压NMOS晶体管Tr2的形成区R2、低压PMOS晶体管Tr3的形成区R3、及低压NMOS晶体管Tr4的形成区R4，且下文将对所述分区进行说明。