[发明专利]导体柱的形成方法

说明书

技术领域

本发明是有关于一种导体柱(metal post)的形成方法，且特别是有关于一种利用电弧瞬间融镕导体线材的导体柱的形成方法，适于在陶瓷电路基板、软性或硬性塑料电路基板、玻璃基板或是晶圆上制作导电插塞(via)。

背景技术

由于电子科技的进步及需求，各种电子相关产品无不向小型化、高密度化的方向研发。以封装的领域而言，球格数组封装( Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)等技术的研发，皆取决市场对小型化与高密度化产品的需求。而在印刷电路板方面，为了缩小整个印刷电路板的线路面积，也应用了多层结构的技术。然而，无论是用于球格数组封装、芯片尺寸封装的基材、多层结构的印刷电路板甚至于晶圆的制作，都无法避免使用导体材质的插塞作为各层线路之间的连接。因此，基材上的细线路以及小尺寸的插塞将可使得封装的密度、印刷电路板甚至晶圆的积集度更为提升。

请参照图1至图9，其绘示为公知积层基板制作的流程剖面示意图。首先请参照图1，提供一绝缘蕊层100，绝缘蕊层100的二表面上配置有导体层102，导体层102通常为铜层。

接着请参照图2，以雷射钻孔或是机械钻孔的方式在绝缘蕊层100中形成多个通孔104。在通孔104形成之后，形成一导体层106在通孔104的侧壁以及绝缘蕊层100的二表面上，导体层106通常为铜层。其中，形成导体层106方法先形成一种子层(seed layer)，之后再以电镀的方式形成导体层106。

接着请参照图3与图4，进行一塞孔制作工艺，将一绝缘材质108塞入侧壁具有导体层106的通孔104中，塞孔的主要目的是要防止水气进入通孔104中，造成爆米花效应(Popcorn Effect)，即水气因加热膨胀而产生类似爆米花的气泡突起。之后，再将凸出于绝缘蕊层100表面的绝缘材质108研磨至所需的粗糙度(roughness)。

接着请参照图5，全面形成一导体层110在绝缘蕊层100的二表面上，导体层110会将暴露在绝缘蕊层100表面的绝缘材质108覆盖。其中，形成导体层110方法先形成一种子层，之后再以电镀的方式形成导体层110。

接着请参照图6，接着进行光阻涂布、曝光、显影、蚀刻以及光阻剥除等步骤以定义基材上的导体层110，以使得绝缘蕊层100二表面上的导体层110图案化。

接着请参照图7，形成一介电层112在绝缘蕊层100的二表面上。其中，介电层112中具有多个开口114，而开口114的底部将导体层110暴露。

接着请参照图8，形成一导体层116在介电层112表面、开口114侧壁以及暴露出的导体层110上。其中，形成导体层116方法先形成一种子层，之后再以电镀的方式形成导体层116。

接着请参照图9，在形成导体层116之后，将一导体材质填入开口114中以形成一插塞118。最后再进行光阻涂布、曝光、显影、蚀刻以及光阻剥除等步骤以定义基材上的导体层116，以使得导体层116图案化。

公知积层基板制作的过程中，两层导体层110之间凭借塞孔制作工艺所形成的电镀导通孔(Plating Through Hole，PTH)电性连接，而导体层110与导体层116之间则凭借插塞118电性连接。然而，公知积层基板制作工艺中，必须进行通孔104制作、导体层106、110、116的电镀以及绝缘材质108的塞孔动作，其制作工艺较为繁琐、耗时。

此外，在通孔104尺寸接近100微米的情况下，其制作工艺难度将大幅的增加，而在通孔104尺寸小于100微米的情况下，业界尚无法推出。因此，电镀导通孔在小于100微米的情况下将面临技术断层的问题。

发明内容

因此，本发明的目的在提出一种导体柱的形成方法以制作出1微米至200微米不同尺寸的插塞，用以取代公知电镀导通孔(PTH)的制作。

为了达本发明的上述目的，提出一种导体柱的形成方法，提供一治具，治具上配置有多个数组排列的线材引导头，接着将导体线材引导至线材引导头内，线材引导头利用电弧瞬间对导体线材进行加热，以于线材引导头下方形成多个滴状导体，接着移动治具上的线材引导头，以同时将多个导体柱形成于基材上。

本发明中，导体线材的材质例如为铝、金、银、铜、铂、锌、锡铅合金等，或是由一第一导体线材以及至少一层第二导体层包覆于外的覆合材质，如锡线材外包覆一铜层、铜线材外包覆一锡层或是合金钢材外包覆一锡层或银层等覆合材质。此外，导体线材的直径例如介于1微米至200微米之间。