[发明专利]半导体器件

说明书

技术领域

本发明涉及存储器可扩展的MCP型半导体盘器件，和对收纳于MCP(多芯片封装)内的多个芯片实施了测试容易化对策的半导体器件。

背景技术

伴随着半导体器件向印刷电路板的高密度安装的永无止境的要求，半导体器件封装的小型化不断地前进。在近些年来，作为与芯片尺寸同等或稍微大一点的封装的总称的CSP(芯片尺寸封装)已被开发出了多种(CSP封装类型可以分类为现存封装的派生品)。这些封装对于便携终端等的小型化和轻重量化作出了很大的贡献。

与此同时，系统设备所要求的存储器容量的大规模化的速度，由于比存储器集成度提高的速度还快，故作为压低存储器的安装面积以增加存储器容量的手段，人们提出了存储器的3维安装的方案。本专利申请人开发出了叠层有与1mm厚表面安装式封装TSOP相同外部尺寸但存储器容量倍增的LOC(芯片上引线)构造的DDP(双密度封装)技术(参看1999年6月18日公开的特开平11-163255号公报。该公报与1998年9月29日提出申请的美国专利申请第09/161725号对应)。在该申请中公开的128MDRAM·DDP是使LOC构造(64MDRAM)引线框架进行叠层并一揽子地封入到铸模中之后焊接上引线形成的构造。

使用闪速存储器来取代现有磁盘器件的半导体盘器件，由于没有像磁盘器件那样的机械性的可动部分，故不易发生因物理性的碰撞引起的误动作或者故障。此外，作为器件的尺寸小等的优点，还可以比现有磁盘器件更高速地进行数据的读/写存取。该半导体盘器件，以往，是作成为含有多个闪速存储器和对之进行控制的控制器的存储器板或存储器卡来实现的。在该情况下，多个闪速存储器可以分别作成为单独的LSI实现，此外，控制器也可以作成为1个LSI予以实现。

如上所述，为了应对半导体盘器件的部件个数多、难以小型化的问题，在1994年9月9日公开的特开平6-250799号公报中，公开了把闪速存储器单元、与外部装置之间的接口和控制器单元构成1个LSI的半导体盘器件。在该1个半导体芯片构成的半导体盘器件中设有扩展存储器接口，使得在要进一步扩展芯片内置的闪速存储器的用途的情况下，使用者可以根据需要把芯片单位的闪速存储器连接到外部来增设半导体盘器件的存储容量。

对此，在1999年3月30日公开的特开平11-86546号公报中，公开了这样的技术：把单独制造的逻辑芯片和存储器芯片并列地装载到1个封装内使之1个封装化的技术。

此外，在1999年1月26日公开的特开平11-19370号公报(与1999年11月30日申请的美国专利申请第09/450676号对应)中示出了MCP的一个构造例。

发明内容

本申请发明人等，对作为主要的适用对象产品适合于组装到各种便携信息终端(掌上PC、手持终端)、数字照相机等内的半导体盘器件进行了研究。所要求的技术规格，在安装面积、重量和功耗中都分别要求更小的产品。此外，控制器作为面向各种用途应对方法有多种品种，此外，作为安全保密对策，由于可以预料性能规格的更新频度高，故要缩短新的封装产品的开发周期，重视民用机器所共有的降低价格的问题。

在上述特开平6-250799号公报中公开的在单一的半导体芯片中构成半导体盘器件的所谓的系统LSI化中，可以举出以下的问题：①由于需要开发新的工艺，此外，工艺工时也要增加，故招致成本增加，②当用同一工艺制造所有的构成单元时，与用专用工艺制造每一个单元的情况比较，存在着个别单元的性能降低的问题，③伴随着控制器规格的变更，要重新进行整个芯片的设计，对于降低开发成本、缩短开发周期是不利的，④由于平面配置各个构成单元，故作为单一芯片来说会变大。

此外，如在特开平11-86546号公报中所讲述的那样，把多个芯片并列配置起来汇总到一个封装内的LSI，同样，其安装面积，在根本不比各个芯片的面积的总和小的范围内，安装面积缩小停步不前。

(1)本发明的第1个目的在于提出适合于向可以携带的小型信息终端等中安装安装面积小，而且可以迅速地应对因控制器的规格变更等引起的机种变更的、缩短开发周期(周转期：从素材投入到产品上市为止所需要的时间。从着手开发到开发完毕所需要的天数)，而且压低开发成本的半导体盘器件的封装形态。