[发明专利]半导体存储器件的读出放大器控制电路

权利要求书

1、一种用在半导体存储器件中的读出放大器控制电路，包括：

读出放大器，包括以锁存型差分放大器形式连接的第一导电类型的第一晶体管；

对应读出放大器的设置驱动器；和

该设置驱动器包括第二导电类型的第二晶体管，用于将锁存型差分放大器的公用源线连接到恢复电源线。

2、根据权利要求1的读出放大器控制电路，其特征在于用于激活设置驱动器中的第二晶体管的信号的电位设置得在第二晶体管的导电类型为N型时比用在半导体存储器件的外围电路中的高内部或外部电源电压高，在第二晶体管的导电类型为P型时比用在半导体存储器件的外围电路中的低内部或外部电源电压低。

3、根据权利要求1的读出放大器控制电路，其特征在于设置驱动器中的第二晶体管的阈值电压的绝对值设置得比用在半导体存储器件中的第二导电类型的其它晶体管的小。

4、根据权利要求3的读出放大器控制电路，其特征在于读出放大器还包括第二导电类型的第三晶体管，设置驱动器中的第二晶体管的阈值设置得基本上等于第三晶体管的阈值。

5、根据权利要求1的读出放大器控制电路，其特征在于半导体存储器件包括存储单元阵列、排列在存储单元阵列的列方向的多个位线对和用于控制经过位线对到存储单元阵列或来自存储单元阵列的数据的传送的读出放大器部分，

该读出放大器部分具有通过设置读出放大器布局的重复间距比位线对的重复间距小形成的针脚区和不规则区，

设置驱动器中的第二晶体管放置在针脚区或不规则区中。

6、根据权利要求1的读出放大器控制电路，其特征在于设置驱动器中的第二晶体管与重复放置的EQL或MUX相邻放置。

7、根据权利要求1的读出放大器控制电路，其特征在于设置驱动器还包括第二导电类型的第四晶体管，第二和第四晶体管由两个独立激活信号控制。

8、根据权利要求7的读出放大器控制电路，其特征在于在两个激活信号的激活时间之间设置时间差。

9、根据权利要求7的读出放大器控制电路，其特征在于第二和第四晶体管分别连接到处于恢复电位的电源线和处于与恢复电位不同的电位的电源线。

10、根据权利要求7的读出放大器控制电路，其特征在于两个激活信号之一在另一个之前复位。

11、一种用在半导体存储器件中的读出放大器控制电路，包括

读出放大器，包括以锁存型差分放大器形式连接的第一导电类型的第一晶体管；

对应读出放大器的设置驱动器；和

该设置驱动器包括第一导电类型的第二晶体管和第二导电类型的第三晶体管，用于将锁存型差分放大器的公用源连接到恢复电源线。

12、根据权利要求11的读出放大器控制电路，其特征在于设置驱动器中的第二晶体管和第三晶体管彼此相邻放置。

13、根据权利要求11的读出放大器控制电路，其特征在于用于激活设置驱动器中的第三晶体管的信号的电位设置得在第三晶体管的导电类型为N型时比用在半导体存储器件中的外围电路中的高内部或外部电源电压高，在第三晶体管的导电类型为P型时比用在半导体存储器件的外围电路中的低内部或外部电源电压低。

14、根据权利要求11的读出放大器控制电路，其特征在于设置驱动器中的第三晶体管的阈值电压的绝对值设置得比用在半导体存储器件中的第二导电类型的其它晶体管的小。

15、根据权利要求14的读出放大器控制电路，其特征在于读出放大器还包括第二导电类型的第四晶体管，设置驱动器中的第三晶体管的阈值设置得基本上等于第四晶体管的阈值。

16、根据权利要求11的读出放大器控制电路，其特征在于半导体存储器件包括存储单元阵列、排列在存储单元阵列的列方向的多个位线对和用于控制经过位线对到存储单元阵列或来自存储单元阵列的数据的传送的读出放大器部分，

该读出放大器部分具有通过设置读出放大器布局的重复间距比位线对的重复间距小形成的针脚区和不规则区，

设置驱动器中的第三晶体管放置在针脚区或不规则区中。